Частотно-импульсное множительно-делительноеустройство

 

О П И С А Н И Е 2II7047

ИЗОБРЕТЕНИЯ

Фема Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и к т 8 н т t о -:= ;., . ".: о и И

1. биолио i GK".> c",t.éÀ

Зависимое от авт. свидетельства ¹

Заявлено 09.Х1.1965 (№ 1036785/26-24) с присоединением заявки №

Приоритет

Опубликовано 26.IV.1968. Бюллетень № 15

Дата опубликования описания 3I.И I.1968

К.„42m, 14

МПК 6 06т

Момитет по делим изобретеиий и открытий при Совете Мииистрое

СССР

УДК 621.374.44:681. .335,5 (088.8) Авторы изобретения

И. И. Холкин и Г. О. Паламарюк

Заявитель

ЧАСТОТНО-ИМПУЛЬСНО Е М НОЯ(ИТЕЛ Ь НО-ДЕЛ ИТЕЛ ЬНОЕ

УСТРОЙСТВО

Известны частотно-импульсные множительно-делительные устройства, содержащие реверсивный счетчик в качестве нуль-органа и логическое триггерное кольцо.

Предлагаемое устройство отличается от известных тем, что в нем источник первой перемножаемой частоты через вентиль, вход управления которого соединен с первым триггером с раздельными входами, связан со счетным входом триггера, выход которого соединен с управляющим входом вентиля, подсоединенного к источнику импульсов заполнения, и через дифферснцирующую цепочку — .с нулевым входом первого триггера. Выход последнего вентиля связан с суммирующим входом вычитающего блока, вычитающий в. .од которого соединен с источником второй перемножаемой частоты. Суммирующий выход вычитаемого блока соединен с шиной суммирования реверсивного счетчика (нуль-органа), вычитающий выход — с шиной вычитания. Выход счетчика через формирователь связан с единичным входом первого триггера.

Это обеспечивает повышение быстродействия и точности устройства.

На фиг, 1 приведена блок-схема у.стройства; на фиг. 2 — временные диаграммы, поясняющие принцип работы устройства.

Устройство включает три основных узла: логическое триггерное кольцо 1, вычитающий блок 2 и реверсивный регистр 8. Кольцо 1 состоит из двух триггерных ячеек 4 и 5, дифференцирующей цепи 6 и двух потенциальноимпульсных схем совпадения 7 и 8. Два пере5 множаемых частотно-импульсных сигнала

Г-,, F> и частота Го, моделирующая делитель в решаемой зависимости, поступают на соот. ветствующие входы 9, 10 и 11. С выхода 12 устройства снимается результирующая часто16 та F,.

Логическое триггерное кольцо предназначено для формирования импульсов длителbностью Т, с частотой слелования F . Послед15 ние заполняются частотой Ро (см. фиг. 2, в), которая должна превышать по величине остальные две (F, и F ) .

Вычитающий блок 2 состоит из двух трпггерных ячеек 18 и Н, импульсных схем запре2(j та 15 и 16, линий задержки 17 и 18 и импульсно-потенциальных схем совпадения 19 и

20. Блок совершает операцию вычитания над физическими параметрами F> и F . Первый из них, представленный в виде непрерывного

25 равномерного частотного потока, поступает на вычитающнй H. ;oä, а второй в виде пачечной последовательности подается на суммирующий вход.

Блок 2 функционирует нормально и при

30 совпадении F> и F, во времени.

217047

Р евер сивный регистр включает и+ 1 разрядов, представленных импульсно-потенциальными схемами совпадения 19 и 20. Регистр выступает в роли вычитающего нуль-органа.

Фор мирователь 21 вырабатывает сигнал только при воздействии на него положительного перепада с выхода г+1 триггерной ячейки.

Работу устройства начнем рассматривать в момент времени (фиг. 2), когда .реверсивный регистр 8 переходит из нулевого состояния в

«отрицательно-единое» (во всех ячейках записаны единицы).Приэтом на выходе последней ячейки n+,1 появляется .положительный перепад напряжения, формирующий с помощью элемента 21 результирующий импульс

F,. Так как в течение ЬТ„отсутствует информация F1, то в регистре ? записывается отрицательное число N:

N (1) В следующий интервал времени КТ„записывается положительное число N определяемое равенством

N = т

70 (2) Учитывая, что в предлагаемом устройстве должно соблюдаться условие

>F1

Fp>F, 8 где Ò„

У =Т2

A Tz

8 Л 2= 8 12З

ЛТ

Т.„

Il Tz, 70 70 или з ьт,, Т, 1=

Т вЂ” 8

Т (5) То оТ2 откуда

7, 772

70 (6) нетрудно заметить, что регистр 8 в интервале

Л7 „перейдет через нулевое состояние. И, наконец, в отрезок времени ЬТ„происходит списывание ранее написанного в регистре ? положительного числа, В момент времени Lg регистр 8 снова принимает «отрицательноединичное» состояние, формируя при этом на выходе элемента 21 результирующий импульс

F,, Для определения периода выходной частоты обратимся к временным диаграммам (фиг. 2}, на основании которых вправе записать следующее равенство:

Л 1 + Л 2 + N, Л 48

Переходя к частотной форме представления зависимости (6), получаем

1 2 (7)

Из соотношения (7) следует, что предлагаемое устройство реализует множительно-делительные операции над частотно-импульсными сигналами F1, Fp. При этом частота Fp

>F1 (делитель) выбирается из соотношения F > .

В частных случаях предлагаемая модель может быть использована для выполнения следующих алгебраических операций:

15 умножение

F3,= (FI F2) при" Fp — const;

20 Деление

F, F, — при F, const;

/ F1 1

8 F0

Р >F1.

0>р

25 возведение в квадрат

F,= — F при FF (Ро = const.

2 о 2(Новизна предлагаемого устройства состоит в использовании логического триггерного кольца и одного реверсивного счетчика, что обеспечивает экономию в оборудовании приблизительно в три раза по сравнению с известными моделями аналогичного назначения.

Предмет изобретения частотно-импульсное множительно-дели40 тельное устройство, содержащее реверсивный счетчик в качестве нуль-органа и логическое триггерное кольцо, отличающееся тем, что, с целью увеличения быстродействия и точности устройства, в нем источник первой пере45 множаемой частоты через вентиль, вход управления которого соединен с первым триггером с раздельными входами, связан со счетным входом триггера, выход которого соединен с управляющим входом вентиля, подсое50 диненного к источнику импульсов заполнения, и через дифференцирующую цепочку — с нулевым входом первого триггера, выход последнего вентиля связан с суммирующим входом вычитающего блока, вычитающий вход

55 которого соединен с источником .второй пере?дножаемой частоты, суммирующий выход вычитающего блока соединен с шиной суммирования реверсивного счетчика — нуль-органа, вычитающий выход блока связан с шиной

60 вычитания реверсивного счетчика, выход счетчика через формирователь связан с единичным входом первого. триггера.

217047

// г

/ 1

1!+ б 1> —, р

)оy-1-!.

1 11!

I

1 !

1 бд! !

1 б б / б

1б7

11

1 !! !

1 !,

1! » ! 1 ! (1 ! !

Г Д ! Г

I б. б

Ф.iz !!

I с7

Ц Ш 1 Ш !. ШЦ.

Щ!ШШШ фШШШЩШШШШШШШШ!ШШ11

Q I

1 а 1

I !+а z д

Ш Т., т

4 ег лб -3

Tz !

I ! ! а я. г

Составитель В. Субботин

Техред Т. П, Курилко

Редактор Б. Федотов

Корректоры: 3. И. Тарасова и Г. И. Плешакова

Заказ 1969/14 Тираж 530 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Частотно-импульсное множительно-делительноеустройство Частотно-импульсное множительно-делительноеустройство Частотно-импульсное множительно-делительноеустройство 

 

Похожие патенты:

Изобретение относится к электрорадиоизмерительной технике и может быть использовано в качестве низкочастотного частотомера
Наверх