Устройство для приема дискретной информации

 

Сущность изобретения: устройство содержит входной блок 1, преобразователь кода 2, регистры сдвига 3,4, генератор тактовых импульсов 6, элементы И 7,9, пороговый блок 8, элемент ИЛИ 10, ключ 11. 2 ил.

Изобретение относится к электросвязи.

Цель изобретения - расширение функциональных возможностей путем приема сообщений, передаваемых сигналами /2n + 1/ - позиционного кода.

На фиг. 1 изображена структурная электрическая схема предложенного устройства, на фиг. 2 - диаграммы, поясняющие работу.

Устройство содержит входной блок 1, преобразователь 2 кода, регистры 3, 4, 5 сдвига, генератор 6 тактовых импульсов, первый элемент И 7, пороговый блок 8, второй элемент И 9, элемент ИЛИ 10, ключ 11.

Устройство для приема дискретной информации работает следующим образом.

Прием сообщений (см. фиг. 2, а), передаваемых в стартостопном режиме сигналами 22-позиционного кода.

Исходное состояние устройства: порог срабатывания порогового блока 8 - U, где 0<U< un2, , ключ 11 замкнут.

В паузах между циклами приема с выхода входного блока 1 высокий (стоповый) потенциал подается на вход преобразователя 2 кода (преобразователь 2 кода преобразует 2n-позиционный код в двухпозиционный) и вход порогового блока 8. В первом младшем разряде регистра 3 сдвига записана "единица". Благодаря этому на первый вход элемента И 7 с выхода первого младшего разряда регистра 3 сдвига подается высокий потенциал. На второй вход элемента И 7 подается высокий потенциал с выхода порогового блока 8. Высокий потенциал с выхода элемента И 7 проходит через элемент ИЛИ 10 на сигнальные выходы устройства, фазирующий вход регистра 3 сдвига и вход генератора 6 тактовых импульсов. При наличии высокого потенциала на входе генератора 6 последний находится в выключенном состоянии.

С приходом стартовой посылки на выходе блока 1 устанавливается низкий потенциал, который вызывает низкий потенциал на выходе порогового блока 8, что вызывает низкий потенциал последовательно на втором входе и выходе элемента И 7, на выходе элемента ИЛИ 10 и соответственно на сигнальных выходах устройства, фазирующем входе регистра 3 сдвига и на входе генератора 6 тактовых импульсов. Изменение уровня потенциала с высокого на низкий /нулевой/ на фазирующем входе регистра 3 сдвига обеспечивает запись в регистр 3 сдвига кодовой комбинации "100...0", т.е. в старший разряд регистра 3 записывается "единица", а в остальные разряды - "нули". При этом на выходах разрядов, за исключением выхода старшего разряда, регистра 3 устанавливаются низкие потенциалы.

Низкий потенциал с выхода первого младшего разряда регистра 3 сдвига запрещает прохождение сигналов высокого уровня с второго входа элемента И 7 на его выход. Прохождение сигналов высокого уровня с первого и второго входов элемента И 9 на его выход запрещено низким /нулевым/ потенциалом, подаваемым с шины нулевого потенциала через замкнутый ключ 11 на третий вход элемента И 9. Установление низкого потенциала на входе генератора 6 включает генератор 6. С выхода генератора 6 тактовые импульсы поступают на сдвигающие /синхронизирующие/ входы регистров 3, 4,..., 5 сдвига. Сигналы двухпозиционного кода с соответствующих выходов преобразователя 2 кода поступают на информационные входы приема сигналов последовательного кода регистров 3, 4,. .., 5 сдвига. Под действием тактовых импульсов, поступающих на синхронизирующие входы регистров 3, 4,..., 5 сдвига в последние записываются кодовые комбинации принимаемого сигнала. После записи в регистры 3, 4,..., 5 всей принимаемой кодовой комбинации в первом младшем разряде регистра 3 сдвига оказывается записана "единица", которая в начале цикла приема была записана в старший разряд регистра 3.

Высокий потенциал с выхода первого младшего разряда регистра 3 разрешает прохождение высокого потенциала с второго элемента И 7 на его выход. Высокий потенциал на втором входе элемента И 7 формирует пороговый блок 8. Высокий потенциал с выхода элемента И 2 (после записи в регистры 3, 4,..., 5 всей принимаемой кодовой комбинации) проходит через элемент ИЛИ 10 на сигнальные выходы устройства и на вход генератора 6, который включается.

Появление высокого потенциала на сигнальных выходах устройства обеспечивает ввод принятой кодовой комбинации в сопряженное с приемником оконечное устройство, при этом с выхода второго младшего разряда регистра 3 сдвига сигнал не используется, т.к. в этом разряде записан "нуль", соответствующий информационно незначимой посылке "старт".

С приходом новой стартовой посылки на вход устройства цикл его работы повторяется.

Прием сообщений, передаваемых в стартстопном (см. фиг. 2, б; г) и синхронном (см. фиг. 2, в, д) режимах сигналами (2n + 1) - позиционного кода.

Исходное состояние устройства: порог срабатывания порогового блока 8 - U1, где un2 < <U<U(2 + 1) (см. фиг. 2, б - г), ключ, 11 разомкнут.

Работа устройства (см. фиг. 1) аналогична вышописанному. При этом устройство автоматически адаптируется к различным структурам кодовых комбинаций принимаемых сообщений (в структуре кодовых комбинаций сообщений фиг. 2, б и в содержатся информационно незначимые стартовые посылки; в структуре кодовых комбинаций сообщений фиг. 2, г и д не содержаться стартовые посылки) путем использования необходимой рабочей длины регистра 3.

Выбор /установление/ необходимой рабочей длины регистра 3 обеспечивается элементами И 7 и 9.

Как видно из описания работы устройства и структуры кадров принимаемых сообщений, заявляемое устройство по сравнению с прототипом обладает более широкими функциональными возможностями, так как обеспечивает прием сообщений, передаваемых в стартстопном режиме тремя структурами сигналов (см. фиг. 2, а, б, г) и в синхронном режиме двумя структурами сигналов (см. фиг. 2, в, д).

Формула изобретения

Устройство для приема дискретной информации, содержащее входной блок, выход которого соединен с входом преобразователя кода, выходы которого соединены с входами приема сигналов последовательного кода регистров сдвига, выходы информационных разрядов которых являются выходами устройства, синхронизирующие входы регистров сдвига подключены к выходу генератора тактовых импульсов, выход первого младшего разряда первого регистра сдвига соединен с первым входом первого элемента И, отличающееся тем, что, с целью расширения функциональных возможностей путем приема сообщений, передаваемых сигналами (2n + 1)-позиционного кода, введены пороговый блок, второй элемент И, элемент ИЛИ и ключ, причем вход порогового блока соединен с выходом входного блока, а выход - с вторым входом первого и первым входом второго элемента И, второй вход второго элемента И соединен с выходом второго младшего разряда первого регистра сдвига, фазирующий вход которого соединен с входом генератора тактовых импульсов, и подключен к выходу элемента ИЛИ, являющемся сигнальным выходом устройства, входы элемента ИЛИ соединены с выходами первого и второго элементов И, третий вход второго элемента И соединен с выходом ключа, соединенным с шиной нулевого потенциала.

РИСУНКИ

Рисунок 1, Рисунок 2



 

Похожие патенты:

Изобретение относится к технике приема дискретной информации и может быть использовано в системах связи, передачи данных и ввода-вывода информации

Изобретение относится к технике приема дискретной информации

Изобретение относится к технике передачи данных

Изобретение относится к области радиосвязи. Технический результат изобретения заключается в обеспечении надежного приема квадратурно-модулированных сигналов повышенной структурной скрытности. Устройство содержит K каналов выделения информации, два фазовращателя на π/2, управляемый генератор, два управляющих элемента, фильтр фазовой ошибки, шесть преобразователей частоты, шесть широкополосных фильтров нижних частот, четыре аналого-цифровых преобразователя, опорный генератор, два квадратурных коррелятора цепи слежения за несущей частотой, семь перемножителей, четыре сумматора, два фильтра промежуточной частоты, три интегратора, согласованный фильтр, пять электронных ключей, три квадратора, два пороговых устройства, управляемый тактовый генератор, фильтр ошибки по задержке, два квадратурных коррелятора цепи слежения за тактовой частотой, пять сумматоров по модулю два, генератор канальных ортогональных кодовых последовательностей, генератор маскирующей ортогональной кодовой последовательности, все блоки соединены между собой соответствующими связями. 3 з.п. ф-лы, 6 ил.
Наверх