Многоканальное устройство приоритета

 

Устройство относится к вычислительной технике и может быть использовано в локальных вычислительных сетях и многомашинных вычислительных системах для управления доступом к общему ресурсу. Изобретение решает следующую задачу: повышение достоверности диспетчирования за счет исключения возможности обработки низкоприоритетных запросов при наличии запросов в каналах с более высоким приоритетом, а также упрощение устройства и уменьшение аппаратурных затрат. Решение поставленной задачи осуществляется за счет циклического последовательного опроса каналов, начиная с канала, имеющего наивысший приоритет, как при отсутствии доступа, так и во время предоставления доступа к общему ресурсу. Предоставление доступа к общему ресурсу осуществляется путем обработки сигналов, подтверждающих наличие или отсутствие высокоприоритетных запросов. 1 ил.

Устройство относится к вычислительной технике и может быть использовано в локальных вычислительных сетях и многомашинных вычислительных системах для управления доступом к общему ресурсу.

Известно многоканальное устройство приоритета (авт. св. СССР N 1651285, кл. G 06 F 9/46, 1991), содержащее элемент И одновибратор и каналы, а в каждом канале первый, второй и третий триггер, элемент И и элемент ИЛИ. Причем первый синхроввод устройства соединен с первым входом элемента И, выход которого через одновибратор соединен с входом сброса первого триггера всех каналов устройства, в каждом канале инверсный выход первого триггера соединен с первым входом элемента И своего канала, запросный вход канала устройства соединен с информационным входом первого триггера, выход которого соединен с вторым входом элемента И и инверсным входом элемента ИЛИ выход элемента И соединен с единичным входом первого триггера и информационным входом третьего триггера, выход которого является выходом устройства, прямой выход первого триггера соединен с прямым входом элемента ИЛИ первый синхроввод устройства соединен с синхровводом второго триггера всех каналов, а второй синхроввод устройства соединен с синхровводами первого и второго триггеров всех каналов, выход элемента И K-го канала (K=1, M-1, где M-число каналов) соединен с (K+2)-м входом элемента И (K+1)-го канала, выход элемента ИЛИ (K+1)-го канала соединен с (K+1)-м входом элемента И (M+1)-й вход которого соединен с выходом элемента ИЛИ M-го канала.

Недостатком такого устройства является предоставление равноприоритетного доступа всем каналам, т.е. возможность обслуживания каналов с более низким приоритетом при наличии запроса на использование общего ресурса в канале с более высоким приоритетом. Кроме того, устройство требует значительных аппаратурных затрат для реализации.

Прототипом изобретения является многоканальное устройство приоритета (авт. св. СССР N 1675884, кл. G 06 F 9/46, 1991), содержащее элемент ИЛИ, одновибратор и K (K-число абонентов) каналов, каждый из которых содержит первый и второй триггеры, первый и второй элементы задержки, одновибратор, элемент 2И-ИЛИ и элемент И, причем вход запуска и выход одновибратора соответственно соединены с шиной логической "1" устройства и с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом опроса K-го канала и с входом опроса первого канала устройства, выход опроса M-го (M"1,K-1) канала соединен с входом опроса (M+1)-го канала, в каждом канале вход опроса канала соединен с синхровводом первого триггера и с входом первого элемента задержки, выход которого соединен с первым входом элемента 2И-ИЛИ, второй вход и выход которого соединены с инверсным выходом первого триггера и с входом запуска одновибратора соответственно, информационный вход первого триггера соединен с входом запроса канала устройства, и в каждом канале вход установки в "0" и информационный вход второго триггера соединены с входом запроса канала устройства и с первым входом элемента И второй вход и выход которого соединены соответственно с инверсным выходом второго триггера и с входом установки в "0" первого триггера, прямой выход которого соединен с синхровводом второго триггера и с входом второго элемента задержки, третий и четвертый входы элемента 2И-ИЛИ соединены с шиной логической "1" устройства и с выходом второго элемента задержки, выход одновибратора соединен с выходом опроса и с выходом разрешения снятия запроса канала устройства, выход подтверждения запроса которого соединен с прямым выходом второго триггера.

Преимуществом данного устройства является высокое быстродействие вследствие организации конвейерного доступа. Однако в этом устройстве также существует возможность монополизации общего ресурса заявками с более низкими приоритетами при наличии запроса на использование ресурса от заявок с высшими приоритетами, что ухудшает качество диспетчирования.

Изобретение решает следующую задачу: повышение достоверности диспетчирования за счет исключения возможности обработки низкоприоритетных запросов при наличии запросов в каналах с более высокими приоритетами, а также упрощение устройства и уменьшение аппаратурных затрат.

Поставленная задача решается тем, что в устройство, содержащее элемент ИЛИ и K (K-число абонентов) каналов, каждый из которых содержит первый и второй триггеры, одновибратор, элемент задержки и первый элемент И, причем второй вход и выход элемента "ИЛИ" соединены соответственно с выходом опроса K-го канала и с входом опроса первого канала, выход опроса M-го (M-1,K-1) канала соединен с входом опроса (M+1)-го канала, и в каждом канале вход запроса канала соединен с входом установки в "0" второго триггера и первым входом первого элемента И, второй вход которого соединен с инверсным выходом второго триггера, синхроввод которого соединен с прямым выходом первого триггера, в состав каждого из каналов дополнительно вводится второй элемент И, причем в каждом канале первый вход второго элемента И соединен с инверсным выходом второго триггера, и в каждом канале вход опроса канала соединен с входом одновибратора, выход которого соединен с входом элемента задержки и с синхровводом первого триггера, вход установки в "0", информационный вход и инверсный выход которого соединены соответственно с входом подтверждения запроса канала, выходом первого элемента И и выходом подтверждения запроса канала, выход элемента задержки соединен с выходом опроса канала, прямой выход второго триггера соединен с выходом запроса канала, второй вход и выход второго элемента И соединены соответственно с входом и выходом подтверждения доступа канала, информационный вход второго триггера соединен с входом разрешения доступа канала, а выход подтверждения запроса M-го (M=1,K-1) канала соединен с входом подтверждения запроса (M+1)-го канала, выход подтверждения доступа M-го (M+1, K-1) канала соединен с входом подтверждения доступа (M+1)-го канала, а выход подтверждения доступа K-го канала соединен с входом разрешения доступа всех каналов, причем первый вход элемента ИЛИ соединен с входом начальной установки устройства, а вход подтверждения доступа и вход подтверждения запроса первого канала соединены с шиной логической "1" устройства.

На чертеже изображена структурная схема многоканального устройства приоритета.

многоканальное устройство приоритета содержит элемент ИЛИ 1 и K (K-число абонентов) каналов 2, каждый из которых содержит одновибратор 3, выход которого соединен с входом элемента задержки 4 и синхровводом первого триггера 5, информационный вход и прямой выход которого соединены соответственно с выходом первого элемента И 6 и синхровводом второго триггера 7, инверсный выход которого соединен с первым входом второго элемента И 8 и вторым входом первого элемента И 6, причем в каждом канале 2 вход опроса 9 соединен с входом одновибратора 3, выход опроса 10 соединен с выходом элемента задержки 4, вход 11 и выход 12 подтверждения запроса канала 2 соединены соответственно с входом установки в "0" и инверсным выходом первого триггера 5, вход запроса 13 канала 2 соединен с первым входом первого элемента И и с входом установки в "0" второго триггера 7, прямой выход которого соединен с выходом запроса 14 канала 2, вход разрешения доступа 15 канала 2 соединен с информационным входом второго триггера, второй вход и выход второго элемента И 8 соединены соответственно с входом 16 и выходом 17 подтверждения доступа канала 2, вход начальной установки устройства 18 соединен с первым входом элемента ИЛИ 1 устройства, выход и второй вход которого соединены соответственно с входом опроса 9 первого канала 2 и с выходом опроса 10 K-го канала 2, причем выход опроса 10 M-го (M=1,K-1) канала 2 соединен с входом опроса 9 (M+1)-го канала 2, выход подтверждения запроса 12 M-го (M=1,K-1Э канала 2 соединен с входом подтверждения запроса 11 (M+1)-го канала 2, выход подтверждения 17 доступа M-го (M-1,K-1) канала 2 соединен с входом подтверждения доступа 16 (M+1)-го канала 2, выход подтверждения доступа 17 K-го канала 2 соединен с входом разрешения доступа 15 всех каналов 2, а входы подтверждения доступа 16 и подтверждения запроса 11 первого канала 2 соединены с шиной логической "1" устройства.

Элементы задержки можно реализовать при помощи RC-цепочки или последовательно соединенных логических элементов НЕ, а также использовать триггер (см. с. 69 кн. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. Л.: Энергоатомиздат. Ленингр. отд-ние, 1886, с. 280). Для синхронизации поступления импульса опроса и сигнала подтверждения запроса с выходов M-го (M=1,K-1) канала на соответствующие входы следующего (M+1)-го канала величина элемента задержки 4 tz4 выбирается из условия tz4= tz5 (tz5 - время задержки прохождения сигнала в триггере 5 каждого канала устройства). Для предотвращения ложного срабатывания устройства величина tz4 элемента задержки в K-ом канале выбирается из условия tz4=tz7+tz8 (tz5 и tz8 - время задержки прохождения сигнала соответственно для триггера 7 и элемента И 8 каждого канала устройства).

В устройстве используются триггеры D-типа, в качестве которых можно применить микросхемы К155ТМ8, 564ТМ2, К561ТМ2 и аналогичные им (см. кн. Зельдин Е. А. .., с. 187, 180, 181). Кроме того, триггеры D-типа можно образовать из любого синхронного RS- или JK-триггера, если на их информационные входы подавать взаимно инверсные сигналы (см. кн. Зельдин Е.А..., с. 185).

В качестве одновибратора можно применить микросхему типа К155АГ1, или реализовать его на основе либо типовых логических элементов И-НЕ, ИЛИ-НЕ, либо триггеров, например 564ТР2, 564ТМ2 (см. кн. Зельдин Е.А..., с. 266-270). Для предотвращения ложного срабатывания устройства длительность импульса одновибратора выбирается из условия tо<t+tz6+tz7 (tz5, tz6 и tz7 - время задержки прохождения сигнала соответственно для триггера 5, элементами И 6 и триггера 7 каждого канала устройства).

Устройство работает следующим образом.

В первый момент времени после включения сигналы на захват общего ресурса отсутствуют, что соответствует логическому "0" на запросных входах 13 каналов 2. Таким образом триггеры 5 всех каналов 2 устанавливаются в нулевое состояние. После этого вырабатывается системный сигнал начальной установки. При этом положительный импульс с входа 18 поступает на второй вход элемента ИЛИ 1 и с его выхода - на вход опроса 9 первого канала 2 и через одновибратор 3 на синхроввод первого триггера 5. Если в первом канале 2 нет запроса на захват ресурса, то триггер 5 устанавливается в нулевое состояние и отрицательный сигнал с его прямого выхода поступает на синхроввод второго триггера 7, который также устанавливается в нулевое состояние. Сигналы высокого уровня с инверсного выхода первого триггера 5 и с выхода элемента задержки 4 поступают соответственно на вход подтверждения запроса 11 и вход опроса 9 второго канала 2. сигнал высокого уровня с инверсного выхода второго триггера 7 первого канала 2 поступает на первый вход второго элемента И 8, а с его выхода подтверждения доступа 17 - снова на вход подтверждения доступа 16 второго канала 2. Происходит обработка запроса второго канала 2. Если в этом канале нет запроса, то сигналы высокого уровня с выхода опроса 10, выхода подтверждения запроса 12 и выхода подтверждения доступа 17 поступают соответственно на вход опроса 9, вход подтверждения запроса 11 и подтверждения доступа 16 следующего канала 2 и т.д. Если ни одному из каналов 2 не был предоставлен доступ к общему ресурсу, то с выхода опроса 10 последнего канала положительный импульс поступает на вход элемента ИЛИ 1 устройства, а с его выхода - снова на вход опроса 9 первого канала 2. При этом с выхода подтверждения доступа 17 последнего канала 2 единичный сигнал поступает на входы разрешения доступа всех каналов 2. Таким образом осуществляется последовательный циклический опрос всех каналов 2.

В случае, если в каком-либо M-м (M=1,K) канале 2 возникнет запрос на захват общего ресурса, то на его запросный вход 13 поступает сигнал логической "1". Если в устройстве нет запросов от каналов 2 с более высоким приоритетом, то на синхроввод триггера 5 M-го канала поступает сигнал высокого уровня и он устанавливается в единичное состояние в момент срабатывания одновибратора 3 этого канала 2. Если в устройстве существуют запросы к общему ресурсу в нескольких каналах 2, то при последовательном опросе каналов 2 в единичное состояние устанавливается триггер 5 канала с более высоким приоритетом (меньшим номером), а сигнал логического "0" с его инверсного выхода поступает на выход подтверждения запроса 12 этого канала 2 и последовательно на входы подтверждения запроса 11 остальных каналов 2 и блокирует обработку сигналов запроса в каналах 2 с более низким приоритетом. Сигнал высокого уровня с прямого выхода триггера 5 M-го канала 2 поступает на синхроввод триггера 7, на прямом выходе которого и на запросном выходе 14 канала 2 появляется сигнал логической "1", что сигнализирует M-му абоненту о предоставлении доступа к общему ресурсу. С инверсного выхода триггера 7 сигнал низкого уровня поступает на первый вход элемента И 8, на выходе которого поддерживается низкий уровень сигнала в течение всего времени предоставления доступа к общему ресурсу. С выхода подтверждения запроса 17 M-го канала 2 сигнал логического "0" поступает на вход подтверждения доступа 16 следующего (M+1)-го канала 2 и с выхода элемента И 8 на вход подтверждения доступа 16 следующего (M+2)-го канала 2 и т.д. Таким образом, на выходе элемента И 8 последнего K-го канала 2 появляется сигнал низкого уровня, который с выхода подтверждения доступа 17 последнего канала 2 поступает на входы разрешения доступа 15 всех каналов 2 и блокирует ложное срабатывание устройства во время предоставления доступа к общему ресурсу в каком-либо M-м канале 2.

Однако во время предоставления доступа к общему ресурсу опрос каналов 2 продолжается, с инверсного выхода триггера 7 M-го канала 2 сигнал логического "0" поступает на первый вход элемента И 6, а с его выхода на вход установки в "0" триггера 5, который устанавливается в нулевое состояние, и единичный сигнал с его инверсного выхода поступают на вход подтверждения запроса 11 (M+1)-го канала 2 и разрешает обработку запросов в следующих каналах 2. Если во время предоставления доступа к общему ресурсу в каком- либо N-м (N= 1, K) канале 2 появляется импульс запроса, то триггер 5 этого канала 2 устанавливается в единичное состояние, и сигнал высокого уровня поступает на синхроввод триггера 7.

По окончании работы M-го абонента с общим ресурсом на запросном входе 13 M-го канала 2 появляется сигнал низкого уровня, и триггер 7 этого канала 2 устанавливается в нулевое состояние. При этом на выходе элемента И 8 появляется сигнал высокого уровня, который с выхода подтверждения доступа 17 M-го канала 2 последовательно поступает на входы подтверждения доступа 16 следующих каналов 2, Таким образом, на выходе элемента И 8 последнего канала 2 появляется сигнал высокого уровня, который с выхода подтверждения доступа 17 поступает на входы разрешения доступа 15 всех каналов 2 и N-му каналу 2 в котором существует запрос предоставляется доступ.

Таким образом, устройство обладает достаточно высоким быстродействием за счет того, что в нем осуществляется циклический (непрерывный) опрос каналов как при отсутствии доступа, так и во время предоставления доступа к общему ресурсу. Кроме того, в устройстве устранена возможность обработки низкоприоритетных запросов при наличии запросов в каналах с более высокими приоритетами. Это достигается тем, что опрос каналов ведется последовательно, начиная с канала с наивысшим приоритетом, и в момент опроса канала ведется обработка сигналов, подтверждающих наличие или отсутствие высокоприоритетных запросов.

Многоканальное устройство приоритета, содержащее элемент ИЛИ и К (К - число абонентов) каналов, каждый из которых содержит первый и второй триггеры, одновибратор, элемент задержки и первый элемент И, причем второй вход и выход элемента ИЛИ соединены соответственно с выходом опроса К-го канала и входом опроса первого канала, выход опроса М-го (М = 1, К - 1) канала соединен с входом опроса (М + 1)-го канала и в каждом канале вход запроса канала соединен с входом установки в "0" второго триггера и первым входом первого элемента И, второй вход которого соединен с инферсным выходом второго триггера, синхроввод которого соединен с прямым выходом первого триггера, отличающееся тем, что каждый из каналов дополнительно содержит второй элемент И, первый вход которого соединен с инверсным выходом второго триггера, и в каждом канале вход опроса канала соединен с входом одновибратора, выход которого соединен с входом элемента задержки и синхровводом первого триггера, вход установки в "0", информационный вход и инверсный выход которого соединены соответственно с входом подтверждения запроса канала, выходом первого элемента И и выходом подтверждения запроса канала, выход элемента задержки соединен с выходом опроса канала, прямой выход второго триггера соединен с выходом запроса канала, второй вход и выход второго элемента И соединены соответственно с входом и выходом подтверждения доступа канала, информационный вход второго триггера соединен с входом разрешения доступа канала, а первый вход элемента ИЛИ соединен с входом начальной установки устройства, причем выход подтверждения запроса М-го (М = 1, К - 1) канала соединен с входом подтверждения запроса (М + 1)-го канала, выход подтверждения доступа М-го (М = 1, К - 1) канала соединен с входом подтверждения доступа (М + 1)-го канала, выход подтверждения доступа К-го канала соединен с входом разрешения доступа всех каналов, а вход подтверждения доступа и вход подтверждения запроса первого канала соединены с шиной логической единицы устройства.

Рисунок 1



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано в распределенных системах обработки информации для организации обмена между центральной ЭВМ и абонентами системы по общей магистрали

Изобретение относится к вычислительной технике, автоматическому контролю и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и может быть использовано в устройствах, в которых необходимо опрашивать последовательно источники информации, готовые передать данные в опрашивающее их устройство с малым временем задержки

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах с общей многомодульной памятью расширить функциональные возможности путем изменения адреса основного модуля памяти на адрес резервного при отказе основного модуля

Изобретение относится к вычислительной технике, в частности к устройствам для управления очередностью обслуживания в условиях поступления множества запросов на обслуживание, и может быть использовано при построении различных устройств автоматики и информационно-измерительной техники

Изобретение относится к вычислительной технике и может быть использовано при отладке программ специализированных вычислительных систем реального времени

Изобретение относится к вычислительной технике, в частности предназначено для распределения заданий в вычислительной системе

Изобретение относится к вычислительной технике и может быть использовано в устройствах приоритетного обслуживания запросов

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи

Изобретение относится к вычислительной технике и может быть использовано в устройствах обслуживания запросов абонентов, имеющих разные приоритеты, с распределением потоков информации по линиям связи

Изобретение относится к вычислительной технике и может быть использовано для приоритетного обслуживания запросов

 

Наверх