Способ форматирования данных

 

Способ и устройство для упорядочения различных типов данных при различных скоростях в уникальный формат для передачи. Данные для форматирования с целью передачи могут быть данными вокодера или различными видами некодированных данных. Для передачи данные организуются во фреймы заранее заданной длительности. Фреймы данных организуются в зависимости от данных, подлежащих передаче при одной из нескольких скоростей. Данные вокодера подаются при одной из нескольких скоростей и организуются во фрейме в соответствии с заранее определенным форматом. Фреймы могут форматироваться при совместном использовании данных вокодера и некодированных данных, чтобы получить максимальную скорость передачи данных фрейма. Различные типы некодированных данных могут быть организованы так, чтобы их также можно было передавать с максимальной скоростью. Для поддержания различных аспектов передачи и восстановления данных при приеме могут быть предусмотрены дополнительные управляющие данные. Достигаемым техническим результатом является получение формата данных, облегчающего передачу данных различных типов и при различных скоростях и структурированном виде. 2 с. и 18 з.п. ф-лы, 2 табл., 25 ил.

Изобретение относится к организации данных для передачи, конкретнее - к новому и улучшенному способу и устройству форматирования для передачи данных от вокодера, некодированных данных и сигнальной информации.

В отношении наиболее близкого аналога, изложенного в патенте США N 4951278 Байбера (Biber), рассматривается пакет ассемблер/обратный ассемблер (PAD), который вырабатывает и реагирует на множество форматов команд и ответов синхронного управления передачи данных (SDLC). Байбер дополнительно рассматривает формат фрейма SDLC, содержащий поле адреса, управляющее поле и информационное поле и последовательность контроля фрейма, в котором информационное поле может содержать переменное число байтов информационных данных.

Однако Байбер не учитывает, что последовательность контроля фрейма имеет фиксированную длину и является независимой от содержания информационного поля.

Задачей, решаемой изобретением, является получение формата данных, облегчающего передачу данных различных тиров и при различных скоростях в структурированном виде.

Согласно изобретению поставленная задача решается тем, что вырабатывают набор бит контроля четности для набора бит данных первого типа данных, когда количество бит представляет собой максимальное количество бит или ближайшее к максимальному количеству бит этого множества заранее заданного количества бит и обеспечивают во фрейме данных в соответственном порядке набора бит данных первого типа данных, причем биты контроля четности и конечные биты (к), если количество бит представляет собой максимальное количество бит или ближайшее к максимальному количество бит.

Желательно, чтобы вырабатывали режимный бит и обеспечивали режимный бит во фрейме данных, предшествующих набору бит данных первого типа данных.

Желательно, чтобы набор бит данных второго типа данных, когда набор бит данных первого типа данных имеет наибольшее количество бит, чтобы вырабатывали набор бит контроля четности для набора бит данных первого типа и набора бит данных второго типа, осуществили генерирование набора конечных бит (к) для добавления к набору бит данных первого типа и набору бит данных второго типа в соответственном порядке набора бит данных первого типа, набора бит данных второго типа, бит контроля четности и конечных бит (к).

Желательно, чтобы набор бит данных второго типа, в котором набор бит данных первого типа представлял собой наибольшее количество бит, и вырабатывали биты контроля четности для набора бит данных второго типа данных вместе с набором бит данных первого типа данных и обеспечили в этом фрейме данных в соответственном порядке режимного бита, имеющего второе значение, набор бит данных второго типа, набор бит данных первого типа и бит контроля четности и конечных бит (к).

Поставленная задача решается благодаря системе связи, в которой согласно изобретению генератор бит выполнен с возможностью выработки бит контроля четности, для набора бит данных в ответ на первое конкретное количество бит данных первого типа данных, в наборе бит данных и обеспечения во фрейме данных в соответственном порядке набора бит данных и бит контроля четности, когда набор бит данных включает в себя конкретное количество бит данных первого типа и конечные биты (к).

Желательно, чтобы конкретное количество бит представляло максимальное количество бит или ближайшее к максимальному количеству бит.

Желательно, чтобы генератор бит был выполнен с возможностью генерирования режимного бита в ответ на конкретное количество бит, причем режимный бит показывал бы тип бит данных в наборе бит данных, и обеспечения в соответствующем порядке режимного бита бит данных, бит контроля четности, когда набор бит данных включает в себя конкретное количество бит данных первого типа данных, и конечных бит (к).

Желательно, чтобы генератор бит был выполнен с возможностью установки режимного бита в первое состояние, когда набор бит данных включает в себя только биты данных первого типа данных.

Желательно, чтобы генератор бит был выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя биты данных второго типа данных.

Желательно, чтобы генератор бит был выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя биты данных первого типа данных и биты данных второго типа данных.

Желательно, чтобы генератор бит был выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя только биты данных второго типа данных.

Желательно, чтобы генератор бит был выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя биты данных второго типа данных и биты данных третьего типа данных.

Желательно, чтобы система включала в себя вокодер, соединенный со средством форматирования с возможностью генерирования первого типа цифровых данных, включающего в себя биты данных первого типа.

Желательно, чтобы биты данных первого типа представляли речевую информацию, а биты данных второго типа представляли информацию о передаче сигналов.

Желательно, чтобы биты данных первого типа представляли бы речевую информацию, а биты данных второго типа представляли данные пользователя.

Желательно, чтобы модуляция являлась методом многостанционного доступа с кодовым разделением каналов.

Желательно, чтобы система связи была выполнена с возможностью модуляции и передачи фреймов данных по прямому и обратному каналам и содержала подсистему образования фреймов данных, в котором средство форматирования выполнено с возможностью образования фреймов данных и каждый фрейм данных включал бы в себя набор бит данных трафика, причем каждый набор бит данных трафика включал бы в себя биты данных одного или нескольких типов данных, и генератор бит был бы соединен со средством форматирования, выполненным с возможностью генерирования режимного бита, показывающего типы бит данных для каждого фрейма данных, имеющего наибольшее количество бит; генерирования бит контроля четности для бит трафика для каждого фрейма данных, имеющего максимальное количество бит или ближайшее к максимальному количеству бит данных первого типа данных, а так же генерирования конечных бит (к) для добавления к набору бит данных трафика каждого фрейма данных и обеспечения в соответствующем порядке: режимного бита, набора бит данных трафика, бит контроля четности и конечных бит (к) для каждого фрейма данных, имеющего наибольшее количество бит, а также набор бит данных трафика, бит контроля четности и конечных бит (к) для каждого фрейма данных, имеющий только ближайшее к наибольшему количеству бит и набор данных бит трафика и конечных бит для всех фреймов данных.

Желательно, чтобы биты данных первого типа данных представляли бы собой биты данных трафика.

Желательно, чтобы режимный бит показывал набор бит трафика, содержащий: только биты данных первого типа, или только биты данных второго типа, или только биты данных третьего типа или только биты данных первого типа и биты данных второго типа, или только биты данного первого типа и биты данных третьего типа.

Желательно, чтобы биты данных первого типа представляли бы собой речевые данные, биты данных второго типа данных представляли бы собой информацию передачи сигналов, а биты данных третьего типа представляли бы собой данные пользователя.

На фиг. 1 приведен пример блок-схемы передающей части приемопередатчика; на фиг. 2 - 9 - последовательность диаграмм, иллюстрирующих форматы фреймов данных для различных скоростей передачи данных, типов данных и режимов; на фиг. 10 - примерная схемная реализация генератора CRC /контроль циклическим избыточным кодом/ и конечных бит, представленного на фиг. 1; на фиг. 11 - 15 представлена блок-схема форматирования фреймов данных; на фиг. 16 - 19 показана упорядоченность кодовых символов в перемежающейся матрице для скоростей передачи данных соответственно 9,6; 4,8; 2,4 и 1,2 Кбит в секунду /kbps/; на фиг. 20 - 22 - таблица символов Вэлса, относящихся к соответствующей группе символов кодера; на фиг. 23 - блок-схема генератора длинных кодов, показанного на фиг. 1; на фиг. 24(a-c) - последовательность диаграмм, иллюстрирующих длиннокодовые маски для различных типов каналов; на фиг. 25 - график частотной характеристики цифровых фильтров на фиг. 1.

Варианты наилучшего осуществления изобретения.

На фиг. 1 представлен вариант реализации передающей части 10 приемопередатчика передвижной станции CDMA или микротелефонной трубки сети персональных ЭВМ /PCN/. В сотовой системе связи CDMA прямой канал CDMA используется для передачи информации от базовой станции к передвижной станции. Наоборот, обратный канал CDMA используется для передачи информации от передвижной станции к базовой станции. Передача сигналов от передвижной станции может быть представлена в виде связи по каналу доступа или каналу обмена. Канал доступа используется для коротких сигнальных сообщений, таких как формирование вызовов, обращение к страницам и регистрация. Канал обмена используется для передачи главного потока 1 (обычно включает речь пользователя) или вторичного потока 2 (обычно данные пользователя), или сигнального потока 3 (сигналы команд и управления), или комбинации главного и вторичного потоков 4, или комбинация главного и сигнального потоков 5.

Передающая часть 10 обеспечивает передачу данных по обратному каналу CDMA при скоростях передачи 9,6; 4,8; 2,4 или 1,2 Кбит/с. Передачи по обратному каналу обмена могут выполняться при любой из этих скоростей, в то время как передачи по каналу доступа только при скорости 4,8 Кбит/с. Рабочий цикл передачи по обратному каналу обмена отличается скоростью передачи данных. Для каждой из скоростей рабочий цикл передачи конкретно определен в табл. 1. Так как рабочий цикл пропорционален скорости передачи данных, действительная скорость передачи пакета становится равной 28800 кодовых символов в секунду. Поскольку шесть кодовых символов модулируются для передачи как один, но состоящий из 64 символов Вэлса, скорость передачи символов Вэлса установится равной 4800 символов Вэлса в секунду, что приведет к фиксированной скорости передачи чипов /элементов/ Вэлса 307.2 Кчип/с.

Все данные, которые передаются по обратному каналу CDMA, закодированы посредством свертки, подвергнуты поблочному чередованию, модулированы посредством 64-кратной модуляции и расширены псевдошумовой /PN/ прямой последовательностью перед передачей. Кроме того, табл. 1 определяет соотношения и скорости передачи данных, и символов при различных скоростях передачи по обратному каналу обмена. Для канала доступа цифры идентичны, за исключением скорости передачи 4,8 Кбит/с и рабочего цикла 100%. Как будет описано далее, каждый бит, передаваемый по обратному каналу CDMA, кодируется посредством свертки путем использования 1/3 скорости передачи. Следовательно, скорость передачи кодовых символов всегда в три раза больше скорости передачи данных. Скорость передачи расширяющих функций устанавливается на уровне 1,2288 МГц, так что каждый чип Вэлса расширяется точно на четыре PN чипа.

Передающая часть 10 при работе в режиме, когда существует главный поток, передает акустические сигналы, такие как речь и/или фоновый шум в виде цифровых сигналов через средства передачи. Для облегчения цифрового обмена акустическими сигналами эти сигналы дискретизируются и оцифровываются известным способом. Например, на фиг. 1 звук микрофоном 12 преобразуется в аналоговый сигнал, который преобразуется затем в цифровой сигнал кодеком /кодером-декодером/ 16. Кодек 16 выполняет операцию аналого-цифрового преобразования, обычно используя стандартный формат 8 бит /μ - правило/правило компандирования с μ-характеристикой/. Как вариант, аналоговый сигнал можно преобразовать непосредственно в цифровую форму в формате равномерной импульсно-кодовой модуляции /РСМ/. В данном варианте реализации кодек 16 использует 8 кГц дискретизацию и выдает на выходе 8-битовые выборки при частоте дискретизации, обеспечивающей скорость передачи данных 64 Кбит/с.

8-битовые выборки поступают из кодека 16 в вокодер 14, где осуществляется преобразование "μ - правило/равномерный код". В вокодере 14 выборки организуются во фреймы входных данных, где каждый фрейм состоит из заданного числа выборок. В предпочтительном варианте реализации вокодера 14 каждый фрейм состоит из 160 выборок или 20 миллисекундных речевых отрезков при частоте дискретизации 8 кГц. Понятно, что могут быть использованы и другие частоты дискретизации и размеры фрейма. Каждый фрейм речевых выборок отличается скоростью передачи, которая кодируется вокодером вместе с получающимися в результате данными о параметрах, которые форматируются в соответствующий пакет данных. Пакет данных от вокодера поступает затем в микропроцессор 18 и соответствующую схему для форматирования передачи. Как известно, микропроцессор 18 обычно включает команды, находящиеся в памяти команд, память данных и соответствующие интерфейс и схему.

В предпочтительном варианте вокодера используется способ кодирования с линейным предсказанием /CELP/, чтобы обеспечить различную скорость передачи закодированных речевых данных. Кодер с линейным предсказанием /LPC/ выполняет анализ постоянного числа выборок, а анализ основного тона и списка шифров выполняются над различным количеством выборок в зависимости от скорости передачи. Вокодер с переменной скоростью описан детально в патенте США N 07/713,661, поданном 11 июля 1991. Вокодер 14 может быть реализован в виде специальной интегральной микросхемы /ASIC/ любо в виде цифрового процессора.

В упомянутом вокодере переменной скорости анализируемые речевые фреймы имеют длину 20 мс, что означает, что выделяемые параметры поступают в микропроцессор 18 в виде пакета 50 раз в секунду. Кроме того, скорость вывода данных изменяется примерно от 8 Кбит/с до 4,2 Кбит/с и 1 Кбит/с.

При полной скорости, обозначенной как скорость 1, передача данных между вокодером и микропроцессором осуществляется при скорости 80,55 Кбит/с. Для данных с полной скоростью параметры кодируются для каждого фрейма и представляются 160 битами. Фрейм данных с полной скоростью включает также 11 бит контроля четности, в результате чего фрейм с полной скоростью содержит в целом 171 бит. Во фрейме данных при полной скорости скорость передачи между вокодером и микропроцессором при наличии битов контроля четности составляет 8 Кбит/с.

При половинной скорости, обозначенной как скорость 1/2, передача данных между вокодером и микропроцессором происходит при скорости 4 Кбит/с с параметрами, которые кодируются для каждого фрейма с использованием 80 бит. При скорости в одну четверть от полной, обозначаемой также как скорость 1/4, передача данных между вокодером и микропроцессором происходит при скорости 2 Кбит/с с параметрами, которые кодируются для каждого фрейма при использовании 40 бит. При скорости в одну восьмую от полной, обозначенной также как скорость 1/8, передача данных между вокодером и микропроцессором происходит со скоростью, чуть меньшей чем 1 Кбит/с с параметрами, которые кодируются для каждого фрейма при использовании 16 бит.

В добавок не может быть послана никакая информация во фрейме между вокодером и микропроцессором. Этот тип фрейма, называемый пустым фреймом, можно использовать для передачи сигналов или других данных, не связанных с вокодером.

Пакеты данных от вокодера поступают затем в микропроцессор 18 и генератор 20 CRC /контроль циклическим избыточным кодом/ и конечных битов для завершения формирования передачи. Микропроцессор 18 получает пакеты данных о параметрах каждые 20 мс одновременно с указанием скорости, при которой был закодирован фрейм с речевыми выборками. Микропроцессор 18 принимает также данные вторичного потока, если они имеются, для их подачи к генератору 20. Микропроцессор 18 также сам генерирует сигнальную информацию для подачи к генератору 20. Данные главного потока, вторичного потока или сигнального потока, если они присутствуют, передаются от микропроцессора 18 к генератору 20 во фреймах продолжительностью 20 мс.

Генератор 20 генерирует и добавляет к концу фреймов полной и половинной скорости последовательность битов контроля четности или битов CRC, которые используются приемником как индикатор качества фрейма. Для фрейма полной скорости независимо от того, происходит ли при полной скорости главный, вторичный или сигнальный обмен, или комбинация при половинной скорости главного и вторичного обмена, или комбинация при половинной скорости главного и сигнального обмена, генератор 20 предпочтительно генерирует последовательности CRC бит в соответствии с первым полиномом. Для фрейма данных половинной скорости генератор 20 также генерирует последовательность CRC бит предпочтительно в соответствии со вторым полиномом. Кроме того, генератор 20 для всех скоростей передачи фрейма генерирует последовательность закодированных конечных бит, следующих за CRC битами независимо от того, присутствуют или нет данные на конце фрейма. Другие особенности работы микропроцессора 18 и генератора 20 рассматриваются ниже со ссылками на фиг. 10 - 14.

Фреймы обратного канала обмена, поступающие от генератора 20 при скорости 9,6 Кбит/с, имеют длину 192 бита и охватывают интервал 20 мс. Эти фреймы содержат 1 бит смешанного режима, дополнительные биты формата, если они имеются, биты сообщения, 12-битовый индикатор качества фрейма CRC и 8 конечных бит кодера, как показано на фиг. 2 - 6. Бит смешанного режима /ММ/ устанавливается в "0" во время любого фрейма, в котором имеются только биты сообщения главного потока. Когда бит смешанного режима имеет значение 0, фрейм будет содержать бит смешанного режима, 171 бит главного потока, 12 битов CRC и 8 конечных битов кодера.

Бит смешанного режима устанавливается в "1" для фреймов, содержащих вторичный или сигнальный поток. В этих случаях первый бит, следующий за битом смешанного режима, является битом формата пакета /BF/, который указывает, имеет ли фрейм формат "пусто или пакет" или формат "размер и пакет". "Пусто и пакет" это формат, в котором весь фрейм используется для вторичного либо сигнального потока, в то время как "размер и пакет" это формат, в котором главный поток использует фрейм совместно либо со вторичным, либо с сигнальным потоком. Если бит формата пакета имеет значение 0, значит это фрейм формата "размер и пакет", а если 1, - фрейм формата "пусто и пакет".

Второй бит, следующий за битом смешанного режима, называется бит типа потока. Бит типа потока /TT/ используется для определения того, содержит ли фрейм вторичный или сигнальный поток. Если бит типа потока имеет значение 0, фрейм содержит сигнальный поток, а если 1, фрейм содержит вторичный поток. На фиг. 2 - 6 показаны бит формата пакета и бит типа потока.

Если бит формата пакета имеет значение 0, указывающее на формат "размер и пакет", два бита, следующих за битом типа потока, являются битами режима потока. Эти биты указывают количество бит, которое используется для главного потока и количество бит, которое может быть использовано либо для сигнального, либо для вторичного потока внутри этого фрейма. По умолчанию значение бит режима потока определено как 00, если для всех других режимов зарезервированы другой тип бит и другие числа.

Обратимся к фигурам 3 и 4 в предпочтительном варианте реализации, где для главного потока /пакет данных со скоростью вокодера 1/2/ используется 80 битов, в то время как для сигнального и вторичного потоков используется соответственно 86 и 87 бит.

Во фреймах, в которых имеется сигнальный поток, первый бит сигнальной части фрейма называется бит начала сообщения /SOM/. Бит SOM равен 1, если со следующего бита начинается сообщение обратного канала обмена /сигнальное сообщение/. Обычно первый бит сообщения обратного канала обмена не начинается где-либо еще во фрейме, кроме как вслед за битом SOM. Однако если фрейм содержит часть сообщения, которое было начато в предыдущем фрейме, бит SOM равен 0. Если бит SOM равен 0, следующий бит является частью сообщения, но не первым битом всего сообщения.

В предпочтительном варианте реализации только главный поток передается во фреймах со скоростями 4,8 Бит/с, 2,4 Кбит/с и 1,2 Кбит/с. Работа в смешанном режиме обычно не выполняется при скоростях, отличных от 9,6 Кбит/с, хотя можно очень просто изменить конфигурацию, чтобы это сделать. Форматы фреймов для конкретных скоростей передачи показаны на фиг. 7 - 9. Для скорости передачи 4,8 Кбит/с фрейм имеет длину 96 бит и охватывает временной интервал 20 мс, как будет описано ниже. Фрейм при скорости 4,8 Кбит/с содержит 80 бит главного потока, 8 бит индикатора качества фрейма CRC и 8 конечных кодера. Для скорости передачи 2,4 Кбит/с фрейм имеет длину 48 бит и занимает временной интервал 20 мс, что также описано ниже. Фрейм при скорости 2,4 Кбит/с содержит 40 бит главного потока и 8 конечных бит кодера. Для скорости 1,2 Кбит/с фрейм имеет длину 24 бита и занимает временной интервал 20 мс, что также описано ниже. Фрейм при скорости 1,2 Кбит/с содержит 16 бит главного потока и 8 конечных бит кодера.

В предпочтительном варианте реализации данные канала доступа генерируются микропроцессором 18 для передачи со скоростью 4,8 Кбит/с. Такие данные формируются таким же образом, как и данные в формате фрейма 4,8 Кбит/с, т.е. путем кодирования и чередования в виде кодирования Вэлса. При схеме кодирования, используемой для данных 4,8 Кбит/с /данные обратного канала обмена или данные канала доступа/, генерируются избыточные данные. В отличие от обратного канала обмена, где избыточные данные при передаче устраняются, в канале доступа передаются все данные, включая избыточные. Детальное описание передачи фреймов данных для канала доступа приводится ниже.

На фиг. 10 представлен пример реализации элементов для форматирования данных согласно фигурам 2 - 9. На фиг. 10 данные передаются от микропроцессора 18 к генератору 2. Генератор 20 содержит буфер данных и управляющее логическое устройство 60, схемы CRC 62 и 64 и схему конечных битов 66. Вместе с данными, поступающими от микропроцессора, как вариант, может передаваться команда скорости. Данные передаются в течение каждого 20 мс фрейма от микропроцессора к логическому устройству 60, где они временно хранятся. Для каждого фрейма логическое устройство 60 либо может подсчитать количество бит, переданных от микропроцессора или, как вариант, использовать команду скорости и количество тактовых циклов при форматировании фрейма данных.

Каждый фрейм канала обмена включает индикатор качества фрейма. Для скоростей передачи 9,6 Кбит/с и 4,8 Кбит/с индикатор качества фрейма представляет собой индикатор CRC. Для скоростей передачи 2,4 Кбит/с и 1,2 Кбит/с подразумевается, что индикатор качества фрейма может быть не столь эффективным. Индикатор качества фрейма выполняет в приемнике две функции. Первая функция заключается в определении скорости передачи фрейма, а вторая функция - в определении того, есть ли во фрейме ошибки. В приемнике эти функции выполняются вместе с декодированием информации и контролем CRC.

Для скоростей передачи 9,6 Кбит/с и 4,8 Кбит/с индикатор качества фрейма CRC обсчитывает все биты внутри фрейма, кроме бит самого индикатора контроля качества CRC, и конечные биты кодера. Логическое устройство 60 подает данные при скорости 9,6 Кбит/с и 4,8 Кбит/с соответственно на схемы CRC 62 и 64. Обычно схемы 62 и 64 сконструированы в виде последовательности сдвиговых регистров, сумматоров по модулю 2 /обычно элементы Исключающее ИЛИ/ и переключателей, как показано на чертеже. Данные на скорости 9,6 Кбит/с используют 12-битовый индикатор качества фрейма CRC, который должен передаваться внутри фрейма длиной 192 бита, как это обсуждалось в связи с фиг. 2 - 6. Как показано на фиг. 10 для CRC-схемы 62, порождающий полином для скорости передачи 9,6 Кбит/с выглядит следующим образом: g(x) = x¹² + x¹¹ + x¹⁰ + x⁹ + x⁸ + x⁴ + x + 1 /1/ Данные при скорости передачи 4,8 Кбит/с используют 8-битовый CRC, который передается внутри фрейма длиной 96 бит, как это обсуждалось в связи с фиг. 7. Как показано на фиг. 10 для схемы CRC 64, порождающий полином для скорости 4,8 Кбит/с будет следующим: g(x) = x⁸+x⁷+x³+x+1 /2/ Изначально все элементы сдвиговых регистров схем 62 и 64 установлены в логическую единицу /1/ посредством сигнала инициализации от логического устройства 10. Кроме того, логическое устройство 60 установило переключатели схем 62 и 64 в верхнее положение.

Для данных при скорости передачи 9,6 Кбит/с регистры схемы 62 переключаются затем 172 раза для получения 172 бит в последовательности главного потока, вторичного потока или сигнальных бит или их смеси вместе с соответствующими битами индикатора режим/формат, как входного сигнала в схему 62. После того, как 172 бита пройдут через схему 62, логическое устройство 60 устанавливает переключатели схемы 62 в нижнее положение и затем регистры схемы 62 дополнительно переключаются 12 раз. В результате 12 дополнительных переключений схемы 62 образуются 12 дополнительных выходных бит, которые являются битами CRC. Биты CRC в порядке их расчета добавляются к концу 172 бит, образуя выходной сигнал их схемы 62. Следует отметить, что 172-битовый выход из логического устройства 60, проходящий через схему 62, подвергается обработке битами CRC, и таким образом, выход их схемы 62 происходит в том же порядке и с теми же значениями бит, при которых они поступили.

Для бит данных при скорости 9,6 Кбит/с ввод в схему 64 от логического устройства 60 происходит в следующем порядке. В случае только главного потока биты вводятся в схему 64 из логического устройства 60 в следующем порядке: единичный бит смешанного режима /MM/ и следующие за ним 171 бит главного потока. В случае формата "размер и пакет" с главным и сигнальным потоками биты вводятся в схему 64 из логического устройства 60 в следующем порядке: единичный бит MM, единичный бит формата пакета /BF/, бит типа потока /TT/, два бита режима потока /TM/, 80 бит главного потока, бит начала сообщения /SOM/ и 86 бит сигнального потока. Для случая "размер и пакет" с главным и вторичным потоком биты вводятся в схему 64 от логического устройства 60 в следующем порядке: единичный бит MM, единичный бит BF, бит TT, пара бит TM, 80 бит главного потока и 87 бит сигнального потока. Для случая формата данных "пусто и пакет" только с сигнальным потоком биты вводятся в схему 64 от логического устройства 60 в следующем порядке: единичный бит MM, единичный бит BF, бит TT бит SOM и 168 бит сигнального потока. Для формата данных "пусто и пакет" только со вторичным потоком биты вводятся в схему 64 от логического устройства 60 в следующем порядке: единичный бит MM, единичный бит BF, бит TT и 169 бит сигнального потока.

Так же, как и для данных при скорости передачи 4,8 Кбит/с, регистры схемы 64 переключаются 80 раз для образования 80 бит данных главного потока или 80 бит данных канала обмена в качестве входа в схему 64 от логического устройства 60. После того, как 80 бит пройдут через схему 64, логическое устройство 60 устанавливает переключатели съемы 64 в нижнее положение с последующим дополнительным переключением 8 раз регистров схемы 64. В результате 12 дополнительных переключений схемы 62 формируются 12 дополнительных выходных бит, которые представляют собой CRC биты. CRC биты в порядке их образования добавляются к концу 80 бит в качестве выхода их схемы 64. Следует снова отметить, что 80 выходных бит из логического устройства 60, проходящие через схему 64, не подвергаются обработке CRC битами и таким образом выводятся из схемы 64 в том же самом порядке и с тем же самыми значениями, при которых они были введены.

Битовый выход их схем 62 и 64 подается к переключателю 66, который управляется логическим устройством 60. Другим входом переключателя 66 являются также 40 и 16 бит выходных данных главного потока из логического устройства 60 для фреймов данных при скорости 2,4 Кбит/с и 1,2 Кбит/с. Переключатель 66 осуществляет выбор между обеспечением вывода входных данных /верхнее положение/ и конечных бит при значении логического нуля /0/ /нижнее положение/. Переключатель 66 обычно находится в верхнем положении, чтобы передавать данные от логического устройства 60 и схем 62 и 64, если они имеются, чтобы обеспечить вывод от генератора 20 к кодеру 22 /фиг. 1/. Для данных в фреймах 9,6 Кбит/с и 4,8 Кбит/с, после того как CRC биты прошли через переключатель 66, логическое устройство 60 устанавливает переключатель в нижнее положение в течение 8 тактовых циклов для образования 8 конечных бит со всеми нулями. Таким образом для фреймов данных 9,6 Кбит/с и 4,8 Кбит/с данные, являющиеся выходом кодера для фрейма, включают добавленные после CRC бит, 8 конечных бит. Подобным же образом для данных фреймов 2,4 Кбит/с и 1,2 Кбит/с, после того как биты главного потока прошли от логического устройства 60 через переключатель 66, логическое устройство 60 устанавливает переключатель в нижнее положение в течение 8 тактовых циклов, чтобы снова образовать 8 конечных бит со всеми нулями. Таким образом для фреймов данных при 2,4 Кбит/с и 1,2 Кбит/с данные в виде выхода к кодеру для фрейма включают добавленные, после бит главного потока, 8 конечных бит.

На фиг. 11-15 показаны блок-схемы функционирования микропроцессора 18 и генератора 20 при их взаимодействии с данными в раскрываемом здесь формате фрейма. Следует отметить, что для обеспечения различных типов потоков и скоростей перед передачей можно использовать различные схемы. В предложенном (как пример) варианте, если должно быть послано сообщение сигнального потока при наличии данных вокодера, может быть выбран формат "размер и пакет". Микропроцессор 18 может быть сформировать команду на вокодер 14, чтобы тот закодировал фреймы речевых выборок при половинной скорости, независимо от скорости, при которой вокодер обычно кодировал бы фрейм выборок. Затем микропроцессор 18 собирает данные вокодера при половинной скорости вместе с сигнальным потоком во фрейм 9,6 Кбит/с (как показано на фиг. 3). В этом случае может иметь место ограничение на количество речевых фреймов, закодированных при половинной скорости, чтобы избежать ухудшения качества речи. Как вариант, микропроцессор 18 может ждать, пока не будет принят фрейм данных вокодера с половиной скоростью, прежде чем собрать данные в формат "размер и пакет". В этом случае, для того чтобы обеспечить своевременную передачу сигнальных данных, прежде чем будет послана команда вокодеру для кодирования при половинной скорости, может быть установлен максимальный предел на количество последующих фреймов при скорости, отличной от половинной. Вторичный поток может передаваться подобным же образом в формате "размер и пакет" (фиг. 4).

То же самое будет иметь место и в случае с форматами данных "пусто и пакет", как показано на фиг. 5 и 6. Вокодеру можно дать команду не кодировать фреймы речевых выборок или сделать так, чтобы данные вокодера игнорировались микропроцессором при построении фрейма данных. Наличие приоритетов при формировании форматов фреймов главного потока при различных скоростях, потока "размер и пакет" и потока "пусто и пакет" открывает множество возможностей.

Вернемся к фиг. 1, где 20 мс фреймы данных 9,6 Кбит/с, 4,8 Кбит/с, 2,4 Кбит/с и 1,2 Кбит/c выводятся из генератора 20 в кодер 22. В примере реализации кодер 22 предпочтительно представляет собой сверточный кодер, хорошо известный специалистам. Кодер 22 предпочтительно кодирует данные, используя скорость 1/3, с граничной длиной k=9 сверточного кода. Например, кодер 22 содержит образующие функции g₀=557 /восьмеричный/, g₁=663 /восьмеричный/ и g₂= 711 /восьмеричный/. Как хорошо известно специалистам, сверточное кодирование включает сложение по модулю 2 выбранных фрагментов сдвинутой во времени последовательности данных. Длина задержки последовательности данных равна k-1, где k-граничная длина кода. Поскольку в предпочтительном варианте реализации используется кодирование при скорости 1/3, для каждого бита данных, введенного в кодер, формируются три кодовых символа: /c₀/, /c₁/ и /c₂/. Кодовые символы /c₀/, /c₁/ и /c₂/ формируются функциями генератора g₀, g₁ и g₂. Кодовые символы выводятся из кодера 22 в устройство чередования 24. Выходной кодовый символ подается к устройству чередования 24 в следующем порядке: сначала кодовый символ /c₀/, вторым кодовый символ /c₁/ и последним кодовый символ /c₂/. При инициализации состояния кодера 22 - все нули. Кроме того, использование конечных бит в конце каждого фрейма обеспечивает установку кодера 22 в нулевое состояние.

Символы, выходящие из кодера 22, подаются в устройство чередования 24, которое под управлением микропроцессора 18 обеспечивает повторение кодовых символов. При использовании известной памяти произвольного доступа /RAM/ для хранящихся в ней символов, адресуемой микропроцессором 18, кодовые символы можно хранить таким образом, чтобы скорость повторения кодовых символов зависела бы от канала данных.

При скорости передачи данных 9,6 Кбит/с кодовые символы не повторяются. При скорости данных 4,8 Кбит/с каждый кодовый символ повторяется один раз, т.е. каждый символ появляется два раза. При скорости данных 2,4 Кбит/с каждый кодовый символ повторяется три раза, т.е. каждый символ появляется четыре раза. При скорости данных 1,2 Кбит/с каждый кодовый символ повторяется семь раз, т. е. каждый символ появляется восемь раз. Для всех скоростей данных /9,6; 4,4; 2,4; и 1,2 Кбит/с/ повторение кодов в результате дает постоянную скорость передачи 28800 кодовых символов в секунду для данных в виде выхода из устройства чередования 24.

По обратному каналу обмена повторяемые кодовые символы не передаются многократно со всеми, а только одно из повторений кодовых символов, удаленных до реальной передачи благодаря переменному рабочему цикл передачи, что детально будет обсуждено ниже. Должно быть понято, что использование повторения кодовых символов является подходящим способом для описания работы устройства чередования и устройства рандомизации пакетов данных, как будет подробнее рассмотрено ниже. Кроме того, из дальнейшего будет понято, что можно легко придумать и другие, отличные от рассматриваемых, варианты использования повторения кодовых символов, которые приведут к тем же результатам, оставаясь при этом в рамках изобретения.

Все кодовые символы, подлежащие передаче по обратному каналу обмена и каналу доступа, подвергаются чередованию до их модуляции и передачи. Блок чередования 24, имеющий устройство, хорошо известное специалистам, обеспечивает вывод кодовых символов на временном интервале 2 мс. Структура устройства чередования представляет собой обычно матрицу, имеющую 32 строки и 18 столбцов, то есть 576 ячеек. Кодовые символы записываются в устройство чередования по столбцам с повторением данных при скорости 9,6; 4,8; 2,4 и 1,2 Кбит/с, так чтобы полностью заполнить матрицу 32Х18. На фигурах 16-19 показан порядок операций записи повторяемых кодовых символов в матрице чередования для скоростей передачи данных 9,6; 4,8; 2,4 и 1,2 Кбит/с соответственно.

Кодовые символы обратного канала обмена выводятся из устройства чередования построчно. Микропроцессор 18 управляет также адресацией памяти устройства чередования, обеспечивая вывод символа в требуемом порядке. Строки устройства чередования предпочтительно выводятся в следующем порядке: При скорости 9,6 Кбит/с: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 При 4,8 Кбит/с: 1 3 2 4 5 7 6 8 9 11 10 12 13 15 14 16 17 19 18 20 21 23 22 24 25 27 26 28 29 31 30 32
При 2,4 Кбит/с:
1 5 2 6 3 7 4 8 9 13 10 14 11 15 12 16 17 21 18 22 19 23 20 24 25 29 26 30 27 31 28 32
При 1,2 Кбит/с:
1 9 2 10 3 11 4 12 5 13 6 14 7 15 8 16 17 25 18 26 19 27 20 28 21 29 22 30 23 31 24 32.

Кодовые символы канала доступа также выводятся из устройства чередования 24 строчками. Микропроцессор 18 также управляет адресацией памяти устройства чередования, обеспечивая вывод символов в требуемом порядке. Строки устройства чередования выводятся в следующем порядке при скорости 4,8 Кбит/с для кодовых символов канала доступа:
1 17 9 25 5 21 13 29 3 19 11 27 7 23 15 31 2 18 10 26 6 22 14 30 4 20 12 28 8 24 16 32.

Следует отметить, что, используя базовый принцип изобретения, можно легко придумать и другие скорости кодирования, например сверточный код со скоростью 1/2, используемый в прямом канале передачи вместе с другими различными форматами чередования символов.

Снова обратимся к фиг. 1, где перемежающиеся кодовые символы выводятся из устройства чередования 24 к модулятору 26. В предпочтительном варианте реализации для модуляции в обратном канале CDMA используется 64-кратная ортогональная система сигналов, т. е. во время передачи каждых шести кодовых символов передается один из 64 возможных символов модуляции.

Символ 64-кратной модуляции является одним из 64 ортогональных сигналов, которые формируются предпочтительно с использованием функций Вэлса. Эти символы модуляции показаны на фиг. 20-22 и пронумерованы от 0 до 63. Символы модуляции выбираются согласно следующей формуле:
Номер символа модуляции = c₀+2c₁+4c₂+8c₃+16c₄+32c₅ /3/
где
c₅ представляет последний или самый "свежий", а с₀ - первый или самый старый двоичный /имеющий значение "0" и "1"/ кодовый символ каждой группы из шести кодовых символов, которые образуют символ модуляции. Период времени, требуемый для передачи единичного символа модуляции, обозначим как интервал "символа Вэлса", который приблизительно равен 208, 333 мкс. Период времени, связанный с 1/64 символа модуляции, называется "чип Вэлса", который примерно равен 3,2552083333... мкс.

Каждый символ модуляции, или Вэлса, выводится из модулятора 26 на один вход сумматора по модулю 2 /логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 28/. Символы Вэлса выводятся из модулятора со скоростью 4800 символов/с, которая соответствует скорости передачи чипа Вэлса 307,2 Кчип/ч. На другой вход элемента 28 подается сигнал от генератора длинных кодов 30, который формирует вместе со схемой маскирования 32 маскированный псевдозашумленный /PN/ код, называемый длиннокодовой последовательностью. Длиннокодовая последовательность, поступающая от генератора 30, образуется при чиповой скорости в четыре раза больше, чем скорость передачи чипа Вэлса модулятора 26, т.е. скорость PN чипа составляет 1,2288 Мчип/с.

Элемент 28 объдиняет два входных сигнала, обеспечивая вывод данных при скорости 1,2288 Мчип/с.

Длиннокодовая последовательность представляет собой сдвинутую во времени последовательность длиной 2⁴²-1 чип и формируется с помощью линейного генератора, хорошо известного специалистам, путем использования следующего полинома:
p/x/ = x⁴² + x³⁵+ x³³ + x³¹ + x²⁷ + x²⁶ + x²⁵ + x²² + x²¹ + x¹⁹ + x¹⁸ + x¹⁷ + x¹⁶ + x¹⁰ + x⁷ + x⁶ + x⁵ + x³ + x² + x¹ + 1 /4/
На фиг. 23 показано устройство генератора 30 в деталях. Генератор 30 состоит из блока последовательно соединенных генераторов 70 и блока маскирования 72. Блок 70 состоит из последовательности сдвиговых регистров и сумматоров по модулю 2 /обычно, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ/, объединенных вместе для формирования 42 бит кода согласно выражению /4/. Затем путем маскирования 42 бит переменного выхода блока 70 с помощью маски шириной 42 бит, поступающей от схемы маски 32, формируется длинный код.

Блок 72 состоит из последовательности входных логических элементов И 74₁ - 74₄₂, имеющих один вход для приема соответствующего бита маски из маски шириной 42 бит.

Другой вход каждого элемента И 74₁ - 74₄₂ получает выходной сигнал от соответствующего сдвигового регистра блока 70. Выходы элементов И 74₁ - 74₄₂ складываются по модулю 2 с помощью сумматора 76, образуя однобитовый выход во время каждого такта 1,2288 МГц сдвиговых регистров блока 70. Сумматор 76 обычно выполняется в виде каскадного соединения элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, хорошо известного специалистам. Таким образом действительная выходная PN последовательность формируется путем сложения по модулю 2 всех 42-х маскированных выходных бит генератора 70 (как показано на фиг. 23).

Маска, используемая для PN расширения, существенно зависит от типа канала, по которому передвижная станция осуществляет связь. Обратимся к фиг. 1, где инициализирующая информация подается от микропроцессора 18 к генератору 30 и схеме 32. Генератор 30 воспринимает инициализирующую информацию для инициализации схемы. Устройство маски 32 также воспринимает инициализирующую информацию, которая указывает, какой тип маски должен быть обеспечен для вывода 42-битной маски. Таким образом, схема маски 32 может быть построена как память, которая содержит маску для каждого типа канала связи. На фигурах 24 (а-с) представлены примеры маскирующих битов для каждого типа канала.

Конкретно, при связи по каналу доступа маска выглядит так, как показано на фиг. 24а. В маске канала доступа биты от M₂₄ до M₄₁ установлены в "1"; биты маски с M₁₉ по M₂₃ в соответствии с номером выбранного канала доступа; биты маски с M₁₆ по M₁₈ установлены по кодовому каналу для соответствующего страничного канала, т. е. обычно в диапазоне от 1 до 7; биты маски с M₉ по M₁₅ установлены для зоны регистрации для текущей базовой станции; биты маски с M₀ по M₈ установлены в соответствии со значением PN пилот-сигнала для текущего канала CDMA.

При связи по обратному каналу обмена маска определена на фиг. 24b. Передвижная станция использует один из двух длинных кодов, уникальных для данной передвижной станции: общедоступный длинный код, уникальный для порядкового электронного номера /ESN/ передвижной станции, и частный длинный код, уникальный для каждого передвижного идентификационного номера /MIN/, который является телефонным номером передвижной станции. В общедоступном длинном коде биты маски с M₃₂ по M₄₁ установлены в "0", а биты маски с M₀ по M₃₁ установлены по ESN передвижной станции.

Кроме того ясно, что можно применить частный длинный код, показанный на фиг. 24c. Частный длинный код обеспечит дополнительную защиту, так как он будет известен только данной базовой станции и передвижной станции. Частный длинный код не передается открыто через систему связи. В частном длинном коде биты маски M₄₀ и M₄₁ устанавливаются соответственно в "0" и "1", в то время как биты маски с M₀ по M₃₉ могут быть установлены согласно заранее заданной схеме обозначений.

Вернемся к фиг. 1, где выход элемента 28 подается соответственно в качестве одного из выходов к каждому из двух сумматоров по модулю 2 /логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 34 и 36/. На другой вход каждого элемента 34 и 36 подаются вторая и третья PN последовательности, являющиеся I и Q канальными "короткими кодовыми посылками", которые генерируются соответственно I и Q канальными PN генераторами 38 и 40. Таким образом обратный канал доступа и обратный канал обмена до самой передачи подвергаются расширению посредством квадратурной фазовой модуляции со сдвигом /OQPSK/. Такое квадратурное расширение со смещением использует в обратном канале такие же I и Q PN коды, как коды I и Q PN пилот-сигнал в прямом канале.

I и Q PN коды, формируемые генераторами 38 и 40, имеют длину 2¹⁵ и по отношению к прямому каналу предпочтительно имеют нулевое смещение. Пилот-сигнал в прямом канале формируется для каждой базовой станции. Канальный пилот-сигнал каждой базовой станции расширяется I и Q PN кодами, как только было рассмотрено. I и Q PN коды базовой станции смещены друг относительно друга посредством сдвига кодовой последовательности, так чтобы обеспечить разделение между передачами базовой станции. Порождающие функции для I и Q коротких PN кодов выглядят следующим образом:
P₁(x) = x¹⁵+x¹³+x⁹+x⁸+x⁷+x⁵+1 /5/
P_Q(x) = x¹⁵+x¹²+x¹¹+x¹⁰+x⁶+x⁵+x⁴+x³+1 /6/
Генераторы 38 и 40 могут иметь устройство, хорошо известное специалистам, которое обеспечит формирование выходных последовательностей согласно выражениям /5/ и /6/.

Сигналы I и Q выводятся соответственно из элементов 34 и 36 и подаются в качестве входных соответственно на фильтры с конечной импульсной характеристикой /FIR/ 42 и 44. FIR фильтры 42 и 44 являются цифровыми фильтрами, которые ограничивают полосу пропускания результирующих I и Q сигналов. Эти цифровые фильтры формируют I и Q сигналы, результирующий спектр которых находится внутри заданной спектральной маски. Цифровые фильтры предпочтительно имеют импульсную характеристику, показанную в табл. 2.

Фильтры 42 и 44 могут быть сконструированы по хорошо известным схемам цифровых фильтров и предпочтительно должны иметь частотную характеристику, показанную на фиг. 25.

Двоичные "0" и "1" входы в цифровые фильтры 42 и 44, сформированные с помощью функций PN расширения, отображаются соответственно в +1 и -1. Частота дискретизации цифрового фильтра составляет 4,9152 МГц = 4 · 1,2288 МГц. К каждому фильтру 42 и 44 синхронно с цифровыми I и Q сигналами подается дополнительная двоичная /0 и "1"/ входная последовательность. Эта конкретная последовательность, именуемая маскирующей последовательностью, является выходным сигналом, формируемым генератором случайных чисел пакета данных. Маскирующая последовательность мультиплицирует I и Q двоичные сигналы, чтобы получить троичный /-1,0 и +1/ входной сигнал на фильтрах 42 и 44.

Передача данных по обратному каналу обмена происходит при одной из скоростей 9,6; 4,8; 2,4 или 1,2 Кбит/с в зависимости от вида фрейма. Поскольку фреймы имеют фиксированную длину 20 мс как для канала доступа, так и обратного канала обмена, количество бит при передаче на один фрейм составит 192, 96, 48 или 24 соответственно для скоростей передачи данных 9,6; 4,8; 2,4 или 1,2 Кбит/с. Как было рассмотрено выше, информация кодируется с помощью сверточного кодера при скорости 1/3 и затем кодовые символы повторяются 1, 2, 4 или 8 раз соответственно для скоростей передачи данных 9,6; 4,8; 2,4 и 1,2 Кбит/с. В результате установится скорость передачи кодовых символов с учетом повторения равная 28800 символов/с. Этот поток данных 28800 символов/с подвергается поблочному чередованию, как было описано выше.

Перед передачей выходной поток устройства чередования обратного канала обмена пропускается через временной фильтр, который разрешает передачу некоторых выходных символов устройства чередования и удаление других. Рабочий цикл пропускного устройства передачи зависит от скорости передаваемых данных. При скорости передачи данных 9,6 Кбит/с пропускное устройство передачи разрешает передачу всех выходных символов устройства чередования. При скорости передачи данных 4,8 Кбит/с пропускное устройство передачи разрешает передачу половины выходных символов устройства чередования и т.д. Процесс пропускания реализуется путем деления 20 мс фрейма на 16 интервалов времени равной длины /т. е. 1,25 мс/, называемых контрольными группами. Некоторые контрольные группы пропускаются /т. е. передаются/, в то время как другие задерживаются/т.е. не передаются/.

Присвоение признаков "пропустить", "не пропустить" относится к функции генератора случайных чисел пакета данных. Пропускаемые контрольные группы рандомизируются на своих позициях внутри фрейма, так чтобы усреднить фактическую загрузку обратного канала CDMA, полагая случайным распределение фреймов для каждого рабочего цикла. Пропускаемые контрольные группы - это такие группы, у которых каждый кодовый символ, поступающий на повторение, будет передаваться один раз без повторения. Во время периодов непропускания передвижная станция не передает энергию, уменьшая тем самым воздействие на другие передвижные станции, работающие на том же самом обратном канале CDMA. Этот символ пропускания появляется до фильтрации передачи.

Процесс пропускания не используется, когда передвижная станция передает по каналу доступа. При передаче по каналу доступа кодовые символы повторяются один раз /каждый символ появляется дважды/ до передачи.

При реализации функции генератора случайных чисел пакета данных, логическое устройство генератора случайных чисел пакета данных 46 генерирует маскирующий поток единиц и нулей, который случайным образом маскирует избыточные данные, генерируемые посредством повторения кодов. Тип маскирующего потока определяется скоростью передачи данных фрейма и блоком из 14 бит, который берется из длиннокодовой последовательности, формируемой генератором 30. Эти биты маски синхронизируются с потоком данных, и данные селективно маскируются этими битами посредством цифровых фильтров 42 и 44. В логическом устройстве 46 длиннокодовая последовательность 1,2288 МГц от генератора 30 подается на вход 14-битного сдвигового регистра, который переключается с частотой 1,2288 МГц. Содержимое этого сдвигового регистра загружается в 14-битный регистр-защелку во время точно одной контрольной группы /1,25 мс/, перед тем как сформировать границы каждого фрейма обратного канала обмена. Логическое устройство 46 использует эти данные вместе с данными о скорости, вводимые от микропроцессора 18, чтобы определить в соответствии с заранее заданным алгоритмом конкретную контрольную группу/ы/, в которой данным будет разрешено пройти через фильтры 42 и 46 для дальнейшей передачи. Таким образом логическое устройство 46 для каждой группы контроля мощности выдает "1" или "0" для всей группы контроля мощности в зависимости от того, были ли данные отфильтрованы /"О"/ либо прошли без фильтрации /"I"/. В соответствующем приемнике, который также использует аналогичную длиннокодовую последовательность и соответствующую скорость, определенную для фрейма, выявляются необходимые контрольные группы, в которых присутствуют данные.

Данные 1 канала из фильтра 42 подаются непосредственно в схему цифроаналогового преобразователя /ЦАП/ и фильтра подавления помех дискретизации 50. Данные Q канала из фильтра 44 подаются на элемент задержки 48, который осуществляет задержку данных Q канала на половину времени PN чипа /406,9 нс/. Данные Q канала из элемента задержки 48 подаются в схему ЦАП и фильтра подавления помех дискретизации 52. Схемы 50 и 52 преобразуют цифровые данные в аналоговую форму и фильтруют аналоговые сигналы. Выходные сигналы схем 50 и 52 подаются в модулятор OQPSK, где они модулируются и подаются в схему радиопередатчика 56. Схема 56 усиливает, фильтрует и осуществляет высокочастотное преобразование сигнала для передачи. Из схемы 56 сигнал подается на антенну 58 для связи с базовой станцией.

В примере реализации изобретения обсуждается форматирование данных для модуляции и передачи в связи с передвижной станцией. Точно такое же форматирование данных подходит и для сотовой базовой станции, однако при этом модуляция может быть другой.

Приведенное описание предпочтительных вариантов реализации дает возможность специалистам изготовить и использовать изобретение. Специалисты легко увидят различные модификации этих вариантов реализации и что определенные здесь основополагающие принципы можно использовать и для других вариантов реализации. Таким образом, изобретение не ограничивается рассмотренными здесь вариантами реализации, а относится к широкой области, относящейся к раскрытым здесь принципам и новым свойствам.

Формула изобретения

1. Способ форматирования цифровых данных во фрейме данных в цифровой системе связи, в которой цифровые данные передают в виде фреймов данных предварительно выбранной длительности во времени, включающий приемы: обеспечивают набор бит первого типа данных, осуществляют генерирование набора конечных бит (К) для добавления к набору бит данных первого типа и обеспечивают во фрейме данные в соответственном порядке набора бит данных первого типа и конечных бит (К), в набор бит данных первого типа включают количество бит, соответствующее одному из множества предварительно заданных количеств бит, отличающийся тем, что вырабатывают набор бит контроля четности для набора бит данных первого типа, когда количество бит является наибольшим или ближайшим к наибольшему количеству бит множества предварительно заданных количеств бит, и обеспечивают во фрейме данных в соответственном порядке набора бит данных первого типа, бит контроля четности и конечных бит (К), когда количество бит является наибольшим или ближайшим к наибольшему количеству бит.

2. Способ по п.1, отличающийся тем, что дополнительно включает следующие приемы: вырабатывают режимный бит с первым значением, если набор бит данных первого типа имеет максимальное количество бит, и обеспечивают во фрейме данные режимного бита перед набором бит данных первого типа.

3. Способ по п.1, отличающийся тем, что обеспечивают набор бит данных второго типа, когда набор бит данных первого типа имеет наибольшее количество бит, набор бит контроля четности для набора бит данных первого типа и набора бит данных второго типа, вырабатывают набор конечных бит (К) для добавления к набору бит данных первого типа и набору бит данных второго типа и обеспечивают во фрейме данные в соответственном порядке набора бит данных первого типа, набора бит данных второго типа, бит контроля четности и конечных бит (К).

4. Способ по п.1, отличающийся тем, что осуществляют набор бит данных второго типа, в котором набор бит данных первого типа содержит наибольшее количество бит, вырабатывают режимный бит с вторым значением, вырабатывают бит контроля четности для набора бит данных первого типа и набора бит данных второго типа, вырабатывают набор конечных бит (К) для добавления к набору бит данных первого типа и набору бит данных второго типа и обеспечивают во фрейме данные в соответственном порядке режимного бита, имеющего второе значение, набор бит данных первого типа, набор бит данных второго типа, бит контроля четности и конечных бит (К).

5. Система связи для передачи информации в форме множества типов цифровых данных, включающая в себя средство форматирования, выполненное с возможностью реагирования по меньшей мере на первый тип цифровых данных и второй тип цифровых данных с возможностью создания фрейма данных, включающего в себя набор бит данных, генератор бит, соединенный со средством форматирования с возможностью генерирования конечных бит (К) для добавления к набору бит данных и обеспечения во фрейме данных в соответственном порядке набора бит данных и конечных бит, модулятор, соединенный с генератором бит с возможностью вырабатывания фрейма модулированных данных посредством модуляции фрейма данных в соответствии с методикой модуляции, и передатчик, подсоединенный с модулятором с возможностью передачи фрейма модулирования данных, отличающаяся тем, что генератор бит выполнен с возможностью выработки бит контроля четности для набора бит данных в ответ на первое конкретное количество бит данных первого типа данных в наборе бит данных и обеспечения во фрейме данных в соответственном порядке набора бит данных и бит контроля четности, когда набор бит данных включает в себя конкретное количество бит данных первого типа и конечные биты (К).

6. Система по п.5, отличающаяся тем, что первое конкретное количество бит является наибольшим количеством бит или ближайшим к наибольшему количеству бит.

7. Система по п.5, отличающаяся тем, что генератор бит выполнен с возможностью выработки режимного бита в ответ на второе конкретное количество бит, причем режимный бит показывает тип бит данных в наборе бит, и обеспечения во фрейме данных в соответственном порядке режимного бита, бит данных и бит контроля четности, когда набор бит данных включает в себя первое конкретное количество бит данных первого типа данных и конечные биты (К).

8. Система по п.7, отличающаяся тем, что генератор бит выполнен с возможностью установки режимного бита в первое состояние, когда набор данных включает в себя только биты данных первого типа.

9. Система по п.8, отличающаяся тем, что генератор бит выполнен с возможностью установки режимного бита во второе состояние, когда набор данных включает в себя биты данных второго типа.

10. Система по п.9, отличающаяся тем, что генератор бит выполнен с возможностью установки режимного бита во второе состояние, когда набор данных включает в себя биты данных первого типа и биты данных второго типа.

11. Система по п.9, отличающаяся тем, что генератор бит выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя только биты данных второго типа.

12. Система по п.9, отличающаяся тем, что генератор бит выполнен с возможностью установки режимного бита во второе состояние, когда набор бит данных включает в себя только биты данных второго типа и биты данных третьего типа.

13. Система по п.5, отличающаяся тем, что содержит вокодер, соединенный со средством форматирования с возможностью образования первого типа цифровых данных, включающего в себя биты данных первого типа.

14. Система по п.9, отличающаяся тем, что биты данных первого типа представляют речевую информацию, а биты данных второго типа представляют информацию о передаче сигналов.

15. Система по п.9, отличающаяся тем, что биты данных первого типа представляют речевую информацию, а биты данных второго типа представляют данные пользователя.

16. Система по п.5, отличающаяся тем, что модуляция является способом многостанционного доступа с кодовым разделением каналов.

17. Система по п.5, отличающаяся тем, что выполнена с возможностью модуляции и передачи фреймов данных по прямому и обратному каналам и содержит подсистему образования фреймов данных, включающую в себя средство форматирования, выполненное с возможностью образования фреймов данных, в которых каждый фрейм данных включает в себя набор бит данных трафика, причем каждый набор бит данных трафика включает в себя биты данных одного или нескольких типов данных и генератор бит соединен со средством форматирования и выполнен с возможностью образования режимного бита, показывающего типы данных для каждого фрейма данных, имеющего наибольшее количество бит, образования бит контроля четности для бит трафика для каждого фрейма данных, имеющего наибольшее количество бит, или ближайшее к наибольшему количество бит данных первого типа, а также образования конечных бит (К) для добавления к набору бит данных трафика каждого фрейма данных и обеспечения в каждом фрейме данных в соответствующем порядке режимный бит, набор бит данных трафика, бит контроля четности и конечный бит (К) для каждого фрейма данных, имеющий наибольшее количество бит, а также набор бит данных трафика, бит контроля четности и конечных бит (К) для каждого фрейма данных, имеющий только ближайшее к наибольшему количество бит и набор данных бит трафика и конечных бит (К) для всех фреймов данных.

18. Система по п.17, отличающаяся тем, что биты данных первого типа данных представляют собой биты данных трафика.

19. Система по п.17, отличающаяся тем, что режимный бит показывает набор бит трафика, содержащий только биты данных первого типа, или только биты данных второго типа, или только биты данных третьего типа, или только биты данных первого типа и биты данных второго типа, или только биты данных первого типа и биты данных третьего типа.

20. Система по п. 19, отличающаяся тем, что биты данных первого типа представляют собой речевые данные, а биты данных второго типа представляют собой информацию о передаче сигналов, а биты данных третьего типа представляют собой данные пользователя.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22, Рисунок 23, Рисунок 24, Рисунок 25, Рисунок 26