Дифференциальный усилитель считывания

 

Дифференциальный усилитель считывания, предназначенный для усиления малой разницы напряжений между парой входных сигналов, содержит первый, второй, третий, четвертый комплементарные формирователи, причем первый и второй из них являются входными и соединены с шинами питания и "земля" через первое и второе переключающие средства, а входы третьего и четвертого соединены с выходами первого и второго и с выходами друг друга перекрестно, при этом каждый комплементарный формирователь выполнен в виде двух МОП-транзисторов с изолированным затвором. Усилитель обеспечивает низкое потребление мощности, высокую скорость работы и высокое усиление выходного напряжения. 1 з.п. ф-лы, 12 ил.

Настоящее изобретение вообще относится к дифференциальному усилителю считывания, используемому в полупроводниковом запоминающем устройстве. В частности это изобретение относится к усилителю считывания, который может иметь стабильные, хорошие характеристики усиления, не вызывая большого потребления мощности.

Полупроводниковое запоминающее устройство для того, чтобы считывать данные, запомненные в его ячейках памяти, требует схемы для декодирования адресов, чтобы выбрать ряд ячеек памяти, усилителя для усиления данных, считанных из выбранных ячеек памяти, и схемы для вывода усиленных данных. Вообще, когда изготавливается высокоинтегрированное полупроводниковое запоминающее устройство с высокими эксплуатационными характеристиками по быстродействию, должно, в первую очередь, рассматриваться улучшение его надежности, так же как и наименьшего потребления мощности.

В частности, когда полупроводниковое запоминающее устройство становится более высокоинтегрированным, то как уровень рабочего напряжения запоминающего устройства, так и разность напряжений между линиями данных становятся уменьшенными, поэтому здесь требуется усилитель считывания для уверенного считывания уменьшенной разности напряжений. Усилители, используемые, главным образом, в полупроводниковом запоминающем устройстве, в частности, в статических запоминающих устройствах с произвольной выборкой (SRAM), являются дифференциальными усилителями считывания, которые должны малую разность напряжений между обоими входными клеммами пары линий данных (разрядных линий).

Такой усилитель считывания является, вообще, токового симметричного типа, основная структура которого описана в патенте США N 4697112 и в статье, озаглавленной "28 нс КМОП SRAM с биполярными усилителями считывания", стр. 224-225 IEEE ISS CC, опубликованной 23 февраля 1984 г.

Обратимся к фиг. 1 для иллюстрации обычной схемы, включающей усилитель считывания, описанной в вышеуказанных публикациях, схема усиливает разность между напряжениями, приложенными в первой и второй входными клеммами 1 и 2, которая выводится через первую и вторую выходные клеммы 3 и 4. Поскольку нет существенной разности напряжений между затвором и стоком МОП-транзистора 6 с каналом p-типа, которые обычно соединены друг с другом, напряжение первой выходной клеммы 3 не претерпевает значительные изменения вопреки изменению уровня входного сигнала.

Таким образом, эффективный выход достигается только через вторую выходную клемму 4, и следовательно, схема называется типа с одиночным окончанием. Однако практическое запоминающее устройство использует усилители считывания токового симметричного типа с двумя одиночными окончаниями, как показано на фиг.2.

На фиг.1 и 2 МОП-транзистор II с каналом n-типа с и стоком, соединенным с напряжением V_ss земли должен предотвратить потребление мощности в ответ на управляющий сигнал 10 усилителя считывания логического "низкого" состояния, принятого его затвором, когда усилитель считывания не работает.

Сигнал 12 коррекции, приложенный к схеме 13 передачи коррекции, подключенной между парой разрядных линий (или линий данных) 15 и 16, корректирует разрядные линии 15 и 16 до и после работы усилителя считывания во время установления логического "высокого" состояния так, чтобы вызвать появление выходного сигнала усилителя считывания на разрядных линиях (или линиях данных) в течение этой работы.

Использование вышеуказанного усилителя считывания токового симметричного типа вызывает следующие проблемы.

Во-первых, если уровень напряжения входных сигналов является относительно низким или высоким, усиление выходного напряжения становится малым. Причиной является то, что хотя проблема не возникла бы, если бы была сформирована разность напряжений между входными напряжениями, включая пороговые напряжения МОП-транзисторов 8 и 9 с каналом n-типа (см. фиг.1), принимающих входные напряжения, тем не менее, разность напряжений между первой и второй входными клеммами 3 и 4 становится незначительной, потому что МОП-транзисторы с каналом n-типа имеют почти такую же проводимость, если уровни двух входов отличаются в нижнюю или верхнюю сторону от порогового напряжения.

Во-вторых, скорость работы очень низка. Причиной является то, что если сигнал, принятый через первую входную клемму 1 имеет более высокий уровень, чем сигнал, принятый через вторую входную клемму 2, МОП-транзистор 8 с каналом n-типа приходит в проводящее состояние быстрее по сравнению с обычным состоянием, посредством этого понижая напряжения первой выходной клеммы 3. Следовательно, МОП-транзистор 7 с каналом p-типа заряжает вторую выходную клемму 4 энергией напряжения V_cc питания, так, что вызывается изменение выходных напряжений. Время, необходимое для изменения напряжения, зависит от проводимости самого транзистора, так что эффективный выход появляется сравнительно медленно.

С целью улучшить усилитель считывания токового симметричного типа был предложен другой обычный усилитель считывания, как показано на фиг.3.

Усилитель считывания типа защелки, как показано на фиг.3, имеет первую и вторую выходные клеммы 53 и 54, перекрестно соединенные, соответственно с затворами МОП-транзисторов 57 и 56 с каналами p-типа.

Эта структура должна компенсировать незначительный эффект положительной обратной связи первого заявленного ранее технического решения, который вызван МОП-транзисторами 6, 7 с каналом p-типа, соединенными с источником напряжения в схеме фиг.1 и 2, работающими в области насыщения. Однако усилитель считывания фиг.3 также показывает падение усиления выходного напряжения на низком и высоком уровне входного сигнала.

То есть обращаясь к графику на фиг.6, можно будет легко оценить, что кривые 61 и 63 усиления напряжения соответственно представляющие характеристики усиления напряжения фиг.2 и 3, быстро падают, когда уровень входного напряжения ниже 2 В или выше 3 В. Причина в том, что поскольку части для приема входных напряжений в схемах фиг.2 и 3 - это МОП-транзисторы с каналом n-типа, то область уровня напряжения (или ширина полосы частот) для сохранения высокого усиления выходного напряжения, как описано выше, является узкой.

Кроме того, в обычных схемах фиг.1 или 3, если сигнал 10 управления усилителя считывания приводится в "низкое" логическое состояние, чтобы предотвратить потребление энергии, когда усилитель считывания не работает МОП-транзистор 11 с каналом n-типа выключается, разъединяя токи через МОП-транзисторы 8, 9 или 58, 59 с каналом n-типа, и напряжения первой и второй выходных клемм 3, 4 или 53, 54 возрастают, пока МОП-транзисторы 6, 7 или 56, 57 с каналом p-типа не выключаются.

Таким образом, уровни напряжения обоих выходных клемм получают одно и то же значение, так что будет вызвана потеря первоначального эффективного выходного сигнала усилителя считывания. Чтобы решить эту проблему, может быть дополнительно добавлена схема защелки между первой и второй выходными клеммами 3, 4 или 53, 54.

Краткое изложение существа изобретения.

Таким образом, цель настоящего изобретения - разработать дифференциальный усилитель считывания для полупроводникового запоминающего устройства, который имеет высокое рабочее быстродействие, так же как и высокое усиление напряжения.

Другая цель настоящего изобретения - разработать дифференциальный усилитель считывания, в котором потребление мощности предотвращается в период, когда усилитель считывания не работает, и не требуется дополнительная схема защелки для сохранения уровня напряжения.

Следующая цель настоящего изобретения - разработать дифференциальный усилитель считывания, в котором стабильное и эффективное усиление выходного напряжения достигается даже при низком или высоком уровне входного напряжения.

В соответствии с особенностью настоящего изобретения, дифференциальный усилитель считывания для усиления малой разности напряжений между парой входных сигналов включает в себя: пару первых комплементарных формирователей для порождения сигналов разных состояний, которые определяют логический уровень пары входных сигналов, в ответ на пару входных сигналов, и определения уровня напряжения, включая уровень пары входных сигналов; пару выходных клемм, соединенных с соответствующими выходами пары комплементарных формирователей; и пару вторых комплементарных формирователей, подключенных между парой выходных клемм для соответствующего ответа на сигналы разных состояний первого комплементарного формирователя.

В соответствии с другой особенностью настоящего изобретения дифференциальный усилитель считывания включает в себя полевой транзистор с изолированным затвором с каналом, подключенным к источнику питания, и затвором, подключенным к управляющему сигналу усилителя считывания, и второй полевой транзистор с изолированным затвором с каналом, подключенным к потенциалу земли и затвором, подключенным к инвертированному сигналу управляющего сигнала усилителя считывания.

В соответствии с еще одной особенностью настоящего изобретения дифференциальный усилитель считывания с первой и второй выходными клеммами включает в себя по крайней мере, пару полевых транзисторов с изолированным затвором, комплементарно управляемых в соответствии с напряжениями первой и второй выходных клемм.

В частности, настоящее изобретение теперь будет описано более подробно с помощью примера со ссылкой на прилагаемые чертежи, на которых: на фиг.1 - основная форма обычного дифференциального усилителя считывания; на фиг.2 - вариант осуществления обычной схемы; на фиг.3 - другой вариант осуществления обычной схемы; на фиг.4 - дифференциальный усилитель считывания в соответствии с настоящим изобретением; на фиг.5 - формы рабочих сигналов усилителя считывания на фиг.4; на фиг.6 - кривые сравнения характеристик схемы изобретения с характеристиками обычных схем; и на фиг. от 7 до 12 - различные варианты осуществления схемы изобретения.

Подробное описание предпочтительного варианта осуществления.

Обратимся к фиг.4, дифференциальный усилитель считывания 100 включает в себя первый комплементарный входной инвертор 124 с первой входной клеммой 101 и второй комплементарный входной инвертор 125 со второй входной клеммой 102. Первый комплементарный входной инвертор 124 состоит из МОП-транзистора 105 с каналом p-типа и МОП-транзистора 106 с каналом n-типа, соединенных последовательно. Второй комплементарный входной инвертор 125 состоит из МОП-транзистора 107 с каналом p-типа и МОП-транзистора 108 с каналом n-типа, соединенных последовательно. Первый комплементарный входной инвертор 124 также имеет выход, соединенный с первой выходной клеммой 103, которая, в свою очередь, соединена с выходом первого комплементарного инвертора 126 и входом второго комплементарного инвертора 127. Второй комплементарный входной инвертор 125 также имеет выход, соединенный со второй выходной клеммой 104, которая, в свою очередь, соединена с выходом второго комплементарного инвертора 127 и входом первого комплементарного инвертора 126. Первый инвертор 126 состоит из МОП-транзистора 110 с каналом p-типа и МОП-транзистора 111 с каналом n-типа, соединенных последовательно. Второй комплементарный инвертор 127 состоит из МОП-транзистора 112 с каналом p-типа и МОП-транзистора 113 с каналом n-типа. На общий исток МОП-транзисторов 105 и 107 с каналом p-типа первого и второго комплементарных инверторов 124 и 125 напряжение V_cc подается через канал МОП-транзистора 109 с каналом p-типа с затвором, принимающим отрицательный управляющий сигнал SAE усилителя считывания. Первая и вторая выходные клеммы 103 и 104 соответственно соединены с парой линий 119 и 120. Схема 123 коррекции подключена между линиями 119 и 120 данных и имеет такую же функцию, как и на фиг.1, 2 и 3.

МОП-транзистор 109 с каналом p-типа и МОП-транзистор 115 с каналом n-типа, соответственно соединенные с источником питания V_cc и напряжением V_ss земли, выключаются в ответ на положительный управляющий сигнал SAE усилителя считывания логического "низкого" состояния (или отрицательный управляющий сигнал SAE усилителя считывания логического "высокого" состояния) так, чтобы предотвратить потребление мощности, когда дифференциальный усилитель считывания (в дальнейшем называемый "усилителем считывания") не работает (устойчивое состояние). Дополнительно первый и второй комплементарные инверторы 126 и 127 служат в качестве схемы защелки.

Обратимся к фиг. 5 для иллюстрации формы рабочих сигналов усилителя считывания фиг. 4, ссылка под буквой A представляет адресный сигнал, B - уровень входного сигнала, C - сигнал EQ коррекции, приложенный к схеме 123 коррекции для коррекции пары линий данных, D - положительный сигнал SAE управления усилителя считывания, и E - выходной сигнал.

На графике фиг.6 для иллюстрации результатов сравнения обычных усилителей считывания фиг.2 и 3 с усилителем считывания изобретения фиг.4 ось y представляет усиление напряжения усилителя считывания, а ось x - уровень входного напряжения. Кривые 61, 63 и 65 соответственно представляют результаты, достигнутые усилителями считывания фиг.2 3 и 4. Результаты достигнуты при одном и том же напряжении питания.

Фиг. 7 иллюстрирует другой вариант осуществления изобретения, который отличается от фиг.4 тем, что первый и второй комплементарные инверторы 126 и 127 фиг.7 соединены через МОП-транзисторы 115 с каналом n-типа с потенциалом земли вместе с первый и вторым комплементарными входными инверторами 124 и 125. Однако операции двух схем по существу одни и те же по отношению друг к другу.

Фиг. 8 - другой вариант осуществления изобретения, который соединяет токовый симметричный тип усилителя считывания и схему 170 защелки, включающую два МОП-транзистора 166 и 167 с каналом n-типа. МОП-транзистор 166 с каналом n-типа имеет канал, подключенный между первой выходной клеммой 161 и напряжением V_ss земли и затвор, соединенный со второй выходной клеммой 162. Другой МОП-транзистор 167 с каналом n-типа имеет канал, подключенный между второй выходной клеммой 162 и напряжением V_ss земли и затвор, соединенный с первой выходной клеммой 161.

Усилитель считывания фиг.9 отличается от фиг.8 тем, что истоки МОП-транзисторов 166 и 167 с каналом n-типа фиг.9 соединены через МОП-транзистор 115 с каналом n-типа (показана только клемма) с напряжением V_ss земли.

Фиг. 10 иллюстрирует другой вариант осуществления изобретения, модифицированный по отношению к фиг.9. То есть усилитель считывания фиг.10 получается добавлением двух МОП-транзисторов 184 и 187 с каналом p-типа к фиг.9. Канал МОП-транзистора 184 с каналом p-типа подключен между напряжением V_cc питания и стоком входного МОП-транзистора 168 с каналом n-типа, затвор которого соединен с первой входной клеммой 101, а затвор соединен со второй выходной клеммой 162, тогда как канал другого МОП-транзистора 187 с каналом p-типа подключен между напряжением V_cc питания и стоком другого входного МОП-транзистора 169 с каналом n-типа, затвор которого соединен со второй входной клеммой 102, а затвор соединен с первой выходной клеммой 161. Таким образом, эффект положительной обратной связи усиливается так, чтобы увеличить усиление выходного напряжения.

Фиг.11 отличается от фиг.10 только тем, что истоки двух МОП-транзисторов 166 и 167 с каналом n-типа, образующих схему защелки, совместно соединены со стоком связанного с землей МОП-транзистора 115 с каналом n-типа (показана только клемма) вместе с истоками входных МОП-транзисторов 168 и 169 с каналом - n-типа.

Обратимся к фиг.4, 7, 8 - 11 для иллюстрации различных вариантов осуществления усилителя считывания изобретения, фиг.4 - по существу, то же самое, что и фиг. 7 за исключением разводки земли, фиг.8 - то же, что и фиг.9, а фиг.10 - то же, что и фиг.11.

Схемы фиг.4 и 7 принимают входные сигналы через КМОП схемы инвертора (т. е. комплементарные входные инверторы 124, 125), фиг.8 и 9 включают в себя схему защелки, образованную двумя МОП-транзисторами 166 и 167 между обеими выходными клеммами обычного усилителя считывания токового симметричного типа, и схемы фиг. 10 и 11 формируют петлю положительной обратной связи посредством двух МОП-транзисторов 184 и 187 с каналом n-типа, подключенных к источнику питания.

Обратимся к фиг.12 для иллюстрации другого варианта осуществления усилителя считывания изобретения, в отличие от фиг.4 и 7, не включен МОП-транзистор 109 с каналом p-типа, используемый для подключения напряжения питания. Помимо вышеуказанных вариантов осуществления, специалистам в данной области техники очевидно, что могут быть другие варианты осуществления, не выходящие за рамки существа настоящего изобретения.

Ниже работа усилителя считывания изобретения будет описана со ссылкой на фиг.4 и 5.

Перед работой усилителя 100 считывания сигнал (EQ)С коррекции (выравнивания) логического "низкого" состояния дает возможность схеме 123 коррекции выравнивать пару линий 119 и 120 данных на данном уровне. В случае статического ЗУ с произвольной выборкой уровень выравнивания линий данных является уровнем напряжения V_cc питания и около него.

Если линии данных выравнены, управляющий сигнал (SAE)D логического "высокого" состояния дает возможность усилителю 100 считывания выполнить функцию считывания.

Предполагая, что уровень сигнала первой входной клеммы 101 выше, чем уровень второй входной клеммы 102, выход первого входного инвертора 124 постепенно переходит на низкий уровень, тогда как выход второго входного инвертора 125 переходит на более высокий уровень, чем выход первого входного инвертора 124. То есть МОП-транзистор 106 с каналом n-типа первого входного инвертора 124 проводит большие токи через МОП-транзистор 115 с каналом n-типа на землю, тогда как МОП-транзистор 108 с каналом n-типа второго входного инвертора 125 проводит меньшие токи, чем МОП-транзистор 106 с каналом n-типа, через МОП-транзистор 115 с каналом n-типа на землю.

Затем уровень напряжения первой выходной клеммы 103 становится ниже, чем уровень второй выходной клеммы 104, поэтому выход второго инвертора 127 приходит в более "высокое" состояние благодаря эффекту положительной обратной связи. Поскольку выход второго инвертора 127 соединен со входом первого инвертора 126, выход первого инвертора 126 приходит все больше и больше в логически "низкое" состояние. В результате данное состояние сохраняется неизменным, пока уровни напряжения первой и второй входным клемм 101 и 102 являются неизменными.

Кроме того, когда уровень напряжения первой выходной клеммы 103 уменьшается и уровень второй выходной клеммы 104 увеличивается, МОП-транзистор 113 с каналом n-типа второго инвертора 127 и МОП-транзистор 110 с каналом p-типа первого инвертора 126 выключается, так что постоянный ток, потребляемый через первый и второй инверторы 126 и 127, предотвращается. Напротив, если уровень напряжения первой входной клеммы 101 ниже, чем уровень второй входной клеммы 102, то также достигается такой же эффект.

Таким образом, значительно усиленный выходной сигнал E загружается на пару разрядных линий (или линий данных) 119 и 120 через первую и вторую выходные клеммы 103 и 104. Усиление выходного напряжения усилителя считывания фиг.4 сохраняется стабильным без значительного изменения даже на низком или высоком уровне (ниже, чем около 2 B или выше, чем около 3 B) входного напряжения, как показано кривой 65 на графике фиг.6.

Усилитель считывания фиг.7 работает, по существу, таким же образом, как и усилитель фиг. 4, за исключением разводки земли первого и второго инверторов 126 и 127.

Усилитель считывания фиг.8 не использует первый и второй входные инверторы 124 и 125, как на фиг.4 и 7. Вместо этого, схема 170, образованная из двух МОП-транзисторов 166 и 167 с каналом n-типа, порождает эффект положительной обратной связи, достигая таким образом, стабильного усиления выходного напряжения, что аналогично кривой 65 фиг.6.

То есть если уровень напряжения первой входной клеммы 101 выше, чем уровень второй входной клеммы 102, уровень напряжения первой выходной клеммы 161 падает быстрее, чем уровень напряжения второй выходной клеммы 162, так что МОП-транзистор 167 с каналом n-типа выключается благодаря его затвору, соединенному с первой выходной клеммой 161. Между тем, два МОП-транзистора 164 и 165 с каналом p-типа включаются благодаря низкому уровню напряжения первой выходной клеммы 161 так, чтобы зарядить выходные клеммы напряжениями V_cc питания. Далее, поскольку МОП-транзистор 164 с каналом p-типа - с объединенными затвором и стоком для работы в области насыщения, его операция зарядки протекает с трудом, по сравнению с МОП-транзистором 165 с каналом p-типа со стоком, соединенным со второй выходной клеммой 162. Таким образом, уровень напряжения второй выходной клеммы 162 становится высоким так, чтобы включить МОП-транзистор 166 с каналом n-типа. Последовательно уровень напряжения выходной клеммы 161 переходит в логическое "низкое" состояние, тогда как уровень напряжения второй выходной клеммы 162 сохраняется в логическом "высоком" состоянии. Таким образом, достигается состояние E выходного напряжения, как показано на фиг.5.

Кроме того, МОП-транзистор 164 с каналом p-типа слабо проводит постоянный ток источника питания из-за работы в области насыщения, а другой МОП-транзистор 165 с каналом р-типа не может проводить ток через свой канал из-за высокого напряжения на второй выходной клемме 162, предотвращая, следовательно, потребления постоянного тока.

Предполагая, что в усилителе считывания фиг.10 уровень напряжения первой входной клеммы 101 выше, чем уровень входной клеммы 102, МОП-транзисторы 187 и 184 с каналом p-типа реагирует на "низкое" напряжение первой выходной клеммы 161 и "высокое" напряжение второй выходной клеммы 162 так, чтобы усилить эффект положительной обратной связи так, чтобы скорость реакции выходного напряжения могла быть увеличена. То есть "высокое" напряжение второй выходной клеммы 162 выключает МОП-транзистор 184 с каналом p-типа, тогда как "низкое" напряжение первой выходной клеммы 161 включает другой МОП-транзистор 187 с каналом p-типа так, что вторая выходная клемма 162 может быть более быстро заряжена до уровня напряжения V_cc источника питания.

Напротив, если уровень напряжения первой входной клеммы 101 ниже, чем уровень второй входной клеммы 102, МОП-транзистор 184 с каналом p-типа более быстро заряжает первую выходную клемму 161 до уровня напряжения источника питания.

Из вышеприведенного описания вариантов осуществления настоящего изобретения специалисту в данной области техники очевидно, что усилитель считывания фиг.11 работает, по существу, таким же образом, как на фиг.10. Также усилитель считывания фиг.12 работает, по существу, таким же образом, как на фиг. 4 и 7. Различные другие варианты осуществления настоящего изобретения могут быть получены, не выходя за рамки существа настоящего изобретения.

Как описано выше, усилитель считывания изобретения использует КМОП схемы инвертора для приема входных сигналов так, чтобы усилить разность напряжений между входными сигналами, расширяя, следовательно, область эффективной работы усилителя считывания.

Кроме того, усилитель считывания изобретения реагирует на уровни напряжения обеих выходных клемм так, чтобы поддержать стабильный выходной сигнал с большим усилением и увеличить скорость работы.

Сверх того, настоящее изобретение предоставляет средства для предотвращения прохождения постоянного тока между источником питания и землей в нерабочем состоянии усилителя считывания, уменьшая, следовательно, потребление мощности.

Формула изобретения

1. Дифференциальный усилитель считывания, содержащий первый и второй комплементарные формирователи, входы которых соединены с входными клеммами, а выходы - с выходными клеммами, которые подключены к выходам блока коррекции, первое переключающее средство, подключенное между первым и вторым комплементарными формирователями и шиной "земля", отличающийся тем, что в него введены третий и четвертый комплементарные формирователи, входы которых соединены с выходами соответственно первого и второго комплементарных формирователей и перекрестно с выходами друг друга, причем первый и второй комплементарные формирователи через второе переключающее средство подключены к шине питания, третий и четвертый комплементарные формирователи подключены к шине питания и шине "земля".

2. Усилитель считывания по п.1, отличающийся тем, что каждый комплементарный формирователь выполнен в виде двух МОП-транзистором с изолированным затвором.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12