Пропорционально-интегрально-дифференциальный регулятор с ограничениями выходных сигналов

 

Изобретение относится к автоматическому регулированию, а именно к пропорционально-интегрально-дифференциальным (ПИД) устройствам управления с ограничениями выходных сигналов и защитой их от насыщения, и может быть использовано при автоматизации различных технологических процессов. Технический результат изобретения заключается в повышении качества регулирования. Предлагаемый ПИД-регулятор содержит параллельно соединенные интегратор и дифференциатор, а также усилитель, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом первого релейного элемента, переключатель параметров, три элемента ИЛИ и второй релейный элемент, вход которого соединен с выходом интегратора, первый и второй управляющие входы которого соединены с выходами соответственно первого и второго элементов ИЛИ, входы первого элемента ИЛИ соединены с первыми выходами первого и второго релейных элементов, входы второго элемента ИЛИ - с вторыми выходами первого и второго релейных элементов, а входы третьего элемента ИЛИ соединены с первым и вторым выходами первого релейного элемента, выход третьего элемента ИЛИ через переключатель параметров подключен к входу изменения параметров дифференциатора. 2 ил.

Изобретение относится к автоматическому регулированию, а именно к пропорционально-интегрально-дифференциальным (ПИД) устройствам управления с ограничениями выходных сигналов и защитой их от насыщения, и может быть использовано при автоматизации различных технологических процессов.

Известны ПИД-регуляторы, содержащие усилители, интегратор, дифференциатор, сумматор, релейные и нелинейные элементы, например, ПД/ПИД-регулятор с системой ограничения дифференцирования [патент ПНР N 73281, кл. G 05 B 11/42, 1975] , в котором сигнал, приводящий в действие схему ограничения интегрирования, выдается лишь тогда, когда сигнал дифференцирования близок к нулю.

Однако такие регуляторы обладают сложной конструкцией и не обеспечивают установку необходимого соотношения между изменениями выходных сигналов интегратора и дифференциатора в процессе ограничения выходного сигнала всего регулятора, что снижает точность процесса регулирования.

Наиболее близким по технической сущности к предлагаемому является ПИД-регулятор, содержащий параллельно соединенные интегратор и дифференциатор, а также усилитель, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом релейного элемента [авт. свид. СССР N 696410, кл. G 05 B 11/36, БИ, 1979, N 41].

Однако в известном регуляторе содержатся дополнительные сумматоры и нелинейный блок, с помощью которых при выходе сигнала регулятора за установленные пределы прекращается процесс интегрирования. Кроме того, когда выходной сигнал регулятора достигает одного из пределов ограничения, предотвращается дальнейшее увеличение выходного сигнала дифференциатора. В этом случае выходной сигнал дифференциатора, являющийся составной частью выходного сигнала регулятора и вызывающий срабатывание схемы ограничения интегрирования, приводит к нежелательному изменению интегральной составляющей. Это явление весьма неблагоприятно, так как ведет к значительному ухудшению качества регулирования.

Для повышения качества автоматической системы регулирования (АСР) с ограниченными управляющими воздействиями необходимо задавать нужное соотношение между изменениями выходных сигналов интегратора и дифференциатора в процессе возвращения выходного сигнала регулятора в заданные пределы. Кроме того, при отходе исполнительного механизма АСР от его крайнего положения в системе управления не должно быть излишнего упреждающего воздействия. Требуется таким образом организовать защиту от насыщения динамических составляющих закона регулирования и выходного сигнала регулятора в целом, чтобы качество управления также увеличивалось.

В предлагаемом ПИД-регуляторе, содержащем параллельно соединенные интегратор и дифференциатор, а также усилитель, выходы которых подключены в входам сумматора, выход которого соединен с нелинейным ограничителем и входом первого релейного элемента, дополнительно установлены переключатель параметров, три элемента ИЛИ и второй релейный элемент, вход которого соединен с выходом интегратора, первый и второй управляющие входы которого соединены с выходами соответственно первого и второго элементов ИЛИ, входы первого элемента ИЛИ соединены с первыми выходами первого и второго релейных элементов, входы второго элемента ИЛИ - с вторыми выходами первого и второго релейных элементов, а входы третьего элемента ИЛИ соединены с первым и вторым выходами первого релейного элемента, выход третьего элемента ИЛИ через переключатель параметров подключен к входу изменения параметров дифференциатора.

На фиг. 1 представлена блок-схема регулятора; на фиг. 2 - его временные диаграммы работы при отключенном дифференциаторе (постоянная времени дифференцирования T_д равна нулю) и при длительно действующем положительном входном сигнале (ошибка регулирования), когда выходные сигналы интегратора и регулятора достигают верхних пределов изменения P_B, P_B + Δ_B. При длительно действующем отрицательном входном сигнале, когда выходные сигналы достигают нижних пределов изменения P_H, P_H - Δ_H, временные диаграммы выглядят аналогично и будут симметричными относительно оси времени t.

ПИД-регулятор содержит усилитель 1 (пропорциональная часть регулятора), интегратор 2, дифференциатор 3, сумматор 4, нелинейный ограничитель 5, первый и второй релейные элементы 6, 7, первый, второй и третий элементы ИЛИ 8-10 и переключатель 11 параметров дифференциатора (его постоянной времени T_д). Переключатель параметров 11 может представлять собой, например, переключающее реле, которое коммутирует два резистора в RC-цепи, на базе которой обычно реализуется дифференцирующее звено.

Вход ε регулятора (ошибка регулирования) соединен с входом усилителя 1 и основными входами интегратора 2 и дифференциатора 3. Выходы блоков 1, 2, 3 подключены к входам сумматора 4, выход U которого соединен с входом нелинейного ограничителя 5 и входом первого релейного элемента 6, первый вход P₁ которого соединен с первыми входами первого и третьего элементов ИЛИ 8, 10. Второй вход третьего элемента ИЛИ 10 подключен к второму выходу P₂ первого релейного элемента 6 и первому входу второго элемента ИЛИ 9, другой вход которого подключен ко второму выходу P_К2 второго релейного элемента 7, вход которого соединен с выходом интегратора 2, первый P_И1 и второй P_И2 управляющие входы которого подключены к выходам соответственно первого 8 и второго 9 элементов ИЛИ. Первый выход P_К1 второго релейного элемента 7 соединен с другим входом первого элемента ИЛИ 8. Выход третьего элемента ИЛИ 10 соединен с входом переключателя параметров 11, выход которого соединен с входом изменения параметров T_д дифференциатора 3. Выход нелинейного ограничителя 5 подключен к выходному каналу регулятора Y. Настройка верхнего P_В и нижнего P_Н пределов изменения выходного сигнала U₁ интегратора 2 и выходного сигнала Y регулятора производится через задающие входы блоков 5, 7 от первого и второго задающих каналов P_В, P_Н. Настройка верхнего и нижнего пределов изменения выходного сигнала U сумматора 4 производится через задающие входы блока 6 от третьего и четвертого задающих каналов P_B + Δ_B и P_H - Δ_H. Пределы изменения выходного сигнала U сумматора 4 расширены по сравнению с пределами изменения выходных сигналов U₁ интегратора и Y регулятора, то есть Δ_B > 0 и Δ_H > 0. Регулятор работает следующим образом.

Входным сигналом регулятора является сигнал рассогласования ε между заданным и текущим значениями регулируемого параметра. Входной сигнал ε поступает одновременно на входы усилителя 1 (пропорциональное звено), интегратора 2 и дифференциатора 3, выходные сигналы которых подаются на входы сумматора 4 и образуют выходной сигнал U, который в линейном режиме является алгебраической суммой пропорциональной, интегральной и дифференциальной составляющих закона регулирования. При этом выходной сигнал U сумматора 4 находится в заданных пределах (P_H - Δ_H , P_B + Δ_B), расширенных по сравнению с заданными пределами (P_Н, P_В) изменения выходных сигналов U₁ интегратора и Y регулятора, которые также находятся внутри своих заданных пределов (P_Н, P_В). Логические сигналы P₁, P₂ на выходах первого и P_К1, P_К2 на выходах второго релейных элементов 6, 7 равны нулю. Следовательно, равны нулю сигналы на выходах всех трех элементов ИЛИ, а значит отсутствуют сигналы на входе переключателя 11 параметров дифференциатора и на обоих управляющих входах P_И1, P_И2 интегратора. Интегратор 2 и дифференциатор 3 реализуют обычные стандартные операции интегрирования и дифференцирования входного сигнала ε регулятора с заданными значениями постоянных времени T_И и T_Д.

Выходной сигнал Y регулятора повторяет выходной сигнал U сумматора 4, если U находится в заданных пределах (P_Н, P_В), и если сигнал U вышел за заданные пределы (P_Н, P_В).

Уровни ограничения выходных сигналов регулятора Y и интегратора U₁ определяются уровнями сигналов, поступающих из задающих каналов P_В и P_Н . Расширенные уровни ограничения выходного сигнала U сумматора 4 определяются уровнями сигналов, поступающих из задающих каналов P_B + Δ_B и P_H - Δ_H, где Δ_B > 0 и Δ_H > 0. Регулятор реализует линейный ПИД-закон управления - см. фиг. 2, отрезки времени t ≅ t₁ и t ≥ t₇.

Когда выходной сигнал U₁ интегратора 2, изменяясь, становится больше верхнего предела P_В, на выходе P_К1 второго релейного элемента 7 появляется логический сигнал "единица" (т.е. P_К1 = "1"), которая через первый элемент ИЛИ 8 поступает на первый управляющий вход P_И1 интегратора 2. Сигнал P_И1 = "1" дает команду на принудительное уменьшение с заданной скоростью выходного сигнала U₁ интегратора 2 до верхнего граничного уровня P_В, т.е. возвращает U₁ в заданные пределы (P_Н, P_В). Такая ситуация возникает в предлагаемом ПИД-регуляторе при небольших, но длительно действующих ошибках регулирования ε при Kε ≅ Δ_B, где K - коэффициент передачи усилителя 1 (пропорциональной части) - см. фиг. 2, отрезок времени t₁ - t₄.

Аналогично при выходе сигнала U₁ за нижний предел P_Н на выходе P_К2 релейного элемента 7 появляется логическая "единица", которая через второй элемент ИЛИ 9 поступает на второй управляющий вход P_И2 интегратора, что приводит к "принудительному" увеличению с заданной скоростью выходного сигнала U₁ интегратора и возвращению его в заданные пределы (P_Н, P_В). Такая ситуация возникает при небольших (по модулю), но также длительно действующих ошибках регулирования ε при |Kε| ≅ Δ_H и Kε < 0. Когда выходной сигнал U сумматора 4, изменяясь, становится больше верхнего расширенного предела P_B + Δ_B, на выходе P₁ первого релейного элемента 6 появляется логический сигнал "единица", которая через первый элемент ИЛИ 8 поступает на первый управляющий вход P_И1 интегратора и через третий элемент ИЛИ 10 и переключатель параметров 11 - на вход изменения параметров T_д дифференциатора 3. В дифференциаторе устанавливается малая постоянная времени дифференцирования T_Д1, близкая к нулю, в результате чего дифференциальная составляющая U₂ выходного сигнала ПИД-регулятора будет быстро уменьшаться до нуля, способствуя уменьшению выходного сигнала U сумматора 4 до верхнего расширенного граничного уровня P_B + Δ_B. Одновременно с этим по команде P_И1 = 1 происходит уменьшение интегральной составляющей U₁ выходного сигнала ПИД-регулятора. Совокупное действие этих эффектов уменьшения U₁ и U₂ уменьшает выходной сигнал U сумматора 4 до верхнего граничного уровня P_B + Δ_B, т.е. возвращает его в заданные расширенные пределы (P_H - Δ_H , P_B + Δ_B). На фиг. 2 (отрезок времени t₄ - t₇) показаны диаграммы работы ПИД-регулятора при отключенном дифференциаторе 3 (время T_Д ≡ 0) и при больших ошибках регулирования (Kε > Δ_B), где для удержания выходного сигнала U сумматора 4 на верхнем расширенном граничном уровне P_B + Δ_B выходной сигнал U₁ интегратора уменьшается на величину ΔU₁ = Kε - Δ_B. Аналогично при выходе сигнала U сумматора 4 за нижний расширенный предел P_H - Δ_H, на выходе P₂ первого релейного элемента 6 появляется логическая "единица", которая через второй элемент ИЛИ 9 поступает на второй управляющий вход P_И2 интегратора и через третий элемент ИЛИ 10 и переключатель параметров 11 - на вход изменения параметров T_д дифференциатора 3. В дифференциаторе также устанавливается малая постоянная времени T_Д1, близкая к нулю, в результате чего дифференциальная составляющая U₂ выходного сигнала ПИД-регулятора будет быстро увеличиваться до нуля (уменьшаться по абсолютной величине), способствуя увеличению выходного сигнала U сумматора 4 до нижнего расширенного граничного уровня P_H - Δ_H. Одновременно с этим по команде P_И2 = 1 происходит увеличение интегральной составляющей U₁ выходного сигнала ПИД-регулятора. Совокупное действие этих эффектов увеличения U₁ и U₂ увеличивает выходной сигнал U сумматора 4 до нижнего расширенного граничного уровня P_H - Δ_H, т.е. возвращает его в заданные расширенные пределы (P_H - Δ_H , P_B + Δ_B). Исследования предлагаемого ПИД-регулятора совместно с моделью объекта управления показывают, что в процессе возвращения выходного сигнала регулятора в заданные пределы дифференциальную составляющую U₂ следует изменять в 5-10 раз быстрее, чем интегральную составляющую U₁. Это соотношение устанавливают с помощью выбора значения малой постоянной времени дифференциатора T_Д1 и выбором скоростей принудительного увеличения и уменьшения интегральной составляющей по соответствующим командам P_И1 и P_И2.

Расширение заданных пределов изменения (P_H - Δ_H , P_B + Δ_B) выходного сигнала U сумматора по сравнению с заданными пределами изменеия (P_Н, P_В) выходного сигнала Y регулятора позволяет устранить излишнее упреждающее воздействие в системе управления при отходе исполнительного механизма от его крайних положений, соответствующих сигналам P_Н и P_В на выходе Y регулятора. Кроме того, все изменения выходного сигнала U сумматора 4 в процессе его ограничения на границах расширенного диапазона не проходят на выход регулятора через нелинейный ограничитель 5 и не могут воздействовать на регулируемый параметр. Поэтому предлагаемый регулятор обеспечивает существенное улучшение динамических характеристик систем регулирования технологических параметров.

По сравнению с известными, предлагаемый регулятор имеет более простую конструкцию и наряду с согласованными ограничениями выходных сигналов регулятора обеспечивает дополнительно защиту от насыщения динамических составляющих закона управления, что улучшает динамику процессов регулирования вследствие реализации регулятора с "антинасыщением". При этом простыми средствами обеспечивается оптимальное соотношение между приращениями интегральной и дифференциальной составляющих закона регулирования в процессе ограничения (сброса) выходного сигнала регулятора, что способствует повышению точности регулятора.

Предлагаемый ПИД-регулятор с ограничениями выходных сигналов и защитой их от насыщения можно выполнить на элементах цифровой и микропроцессорной техники, и даже на элементах и модулях промышленной пневмоавтоматики его реализация не вызывает затруднений.

Формула изобретения

Пропорционально-интегрально-дифференциальный регулятор с ограничениями выходных сигналов, содержащий параллельно соединенные интегратор и дифференциатор, а также усилитель, выходы которых подключены к входам сумматора, выход которого соединен с нелинейным ограничителем и входом первого релейного элемента, отличающийся тем, что он дополнительно содержит переключатель параметров, три элемента ИЛИ и второй релейный элемент, вход которого соединен с выходом интегратора, первый и второй управляющие входы которого соединены с выходами соответственно первого и второго элементов ИЛИ, входы первого элемента ИЛИ соединены с первыми выходами первого и второго релейных элементов, входы второго элемента ИЛИ - со вторыми выходами первого и второго релейных элементов, а выходы третьего элемента ИЛИ соединены с первым и вторым выходами первого релейного элемента, выход третьего элемента ИЛИ через переключатель параметров подключен к входу изменения параметров дифференциатора.

РИСУНКИ

Рисунок 1, Рисунок 2