Сигма-дельта-аналого-цифровой преобразователь

 

Изобретение относится к электронной технике специального назначения, конкретно к аналого-цифровым преобразователям интегрирующего типа с сигма-дельта-архитектурой, предназначенным для работы в реальном масштабе времени и обладающим высоким разрешением в элементарном цикле преобразования. Оно может быть использовано для повышения быстродействия и снижения погрешности преобразования аналоговых величин в дифференциально-модулированную форму при сохранении разрешения, что и является достигаемым техническим результатом. Сигма-дельта-аналого-цифровой преобразователь содержит последовательно соединенные сумматор, интегратор, тактируемый компаратор и цифровой фильтр, а также одноразрядный цифроаналоговый преобразователь (ЦАП), вход которого подключен к выходу компаратора, а выход - к первому (вычитающему) входу сумматора, второй (суммирующий) вход которого является сигнальным входом преобразователя, первым тактовым входом и выходом которого являются соответственно тактовый вход и выход цифрового фильтра, и формирователь знакопеременного смещения, выход которого подключен к третьему (вычитающему) входу сумматора, а управляющий вход является вторым тактовым входом преобразователя, который имеет также третий тактовый вход, соединенный с тактовым входом компаратора. Одноразрядный ЦАП и формирователь выполнены в виде первого и второго аналоговых ключей соответственно, подключенных к разнополярным источникам питания, а управляющие входы ключей являются соответствующими входами одноразрядного ЦАП и формирователя. 4 ил.

Изобретение относится к электронной технике специального назначения, а более конкретно - к аналого-цифровым преобразователям (АЦП) интегрирующего типа с сигма-дельта-архитектурой, предназначенным для работы в реальном масштабе времени и обладающим высоким разрешением в элементарном цикле преобразования. Оно может быть использовано, например, в схемах обработки (и/или измерения) аналоговых сигналов акселерометрических датчиков в системах управления различными движущимися объектами для повышения быстродействия и снижения погрешности преобразования аналоговых величин в дифференциально-модулированную форму.

Такие АЦП [1,2] являются непрерывно интегрирующими преобразователями, т. е. непрерывно переходящими от одного цикла к другому, поскольку на интеграторе сохраняется остаточный заряд от предыдущего преобразования. Их повышенная разрешающая способность, недостижимая в АЦП с преобразованием выборочных значений входного сигнала, достигается за счет суммирования последовательных отсчетов. Но это же ведет к их низкому быстродействию. Преодоление этого недостатка представляет определенную проблему в этой области техники.

Наиболее близким к предлагаемому изобретению является известный АЦП с сигма-дельта архитектурой [1], схема которого приведена на фиг. 1 для иллюстрации. Он содержит последовательно соединенные сумматор, интегратор, тактируемый компаратор и цифровой фильтр, а также включенный в цепь отрицательной обратной связи одноразрядный цифроаналоговый преобразователь (ЦАП), вход которого подключен к выходу компаратора, а выход - к первому входу сумматора, второй вход которого является сигнальным входом преобразователя, первым тактовым входом и выходом которого являются соответственно тактовый вход и выход цифрового фильтра, а вторым тактовым входом - тактовый вход компаратора. При этом одноразрядный ЦАП выполнен на основе аналогового ключа, подключенного к разнополярным источникам опорного напряжения равной величины V_REF, а управляющий вход и выход ключа являются соответственно входом и выходом одноразрядного ЦАП. На первый и второй тактовые входы АЦП предусматривается подача тактовых импульсов частоты F_s и k·F_s соответственно от внешних (для АЦП) синхронных генераторов.

Входной сигнал V_IN поступает на второй (суммирующий) вход сумматора и далее на интегратор. В зависимости от полярности выходного напряжения интегратора в моменты прихода тактовых импульсов частоты k·F_s выход компаратора принимает состояние низкого или высокого уровня. Выходной сигнал компаратора поступает на цифровой фильтр и одновременно управляет аналоговым ключом, через который один из источников опорного напряжения (+ V_REF, если логический сигнал на выходе компаратора имеет высокий уровень, или -V_REF, в случае низкого уровня) подключается к первому (вычитающему) входу сумматора. Процесс преобразования включает компенсацию средней величины входного напряжения V_IN напряжением, формируемым аналоговым ключом на фиксированном интервале времени, включающем k тактов тактовой частоты k·F_s. Цифровой фильтр преобразует поступающую на его вход логическую последовательность, в которой разность между количеством состояний с высоким уровнем и количеством состояний с низким уровнем за период частоты F_s пропорциональна средней величине входного сигнала V_IN, в выходной N - разрядный двоичный код. Основным недостатком известного преобразователя [1], как уже говорилось выше, является его относительно низкое быстродействие. Этот недостаток нельзя устранить простым повышением тактовой частоты k·F_s, т.к. с ростом частоты увеличивается погрешность преобразования, связанная прежде всего с ограниченным быстродействием аналоговых ключей и их коммутационными шумами. Кроме того, случайную ошибку в работу преобразователя может внести возможное присутствие в спектре сигнала интегратора частот, попадающих в полосу пропускания цифрового фильтра, что связано с зависимостью характера колебаний напряжения на выходе интегратора от входного сигнала. И то, и другое снижают разрешающую способность преобразователя.

Таким образом, из анализа уровня техники следует, что известные АЦП не позволяют решить задачу повышения быстродействия при сохранении присущей такому типу АЦП высокой разрешающей способности.

Решение такой задачи оказалось возможным благодаря тому, что сигма-дельта аналого-цифровой преобразователь, содержащий последовательно соединенные сумматор, интегратор, тактируемый компаратор и цифровой фильтр, а также включенный в цепь отрицательной обратной связи одноразрядный цифроаналоговый преобразователь, вход которого подключен к выходу компаратора, а выход - к первому входу сумматора, второй вход которого является сигнальным входом преобразователя, первым тактовым входом и выходом которого являются соответственно тактовый вход и выход цифрового фильтра, согласно изобретению дополнительно содержит формирователь знакопеременного смещения, выход которого подключен к третьему входу сумматора, а управляющий вход является вторым тактовым входом преобразователя, который имеет также третий тактовый вход, соединенный с тактовым входом компаратора.

Сущность изобретения основана на выдвинутой авторами идее получения в каждом такте частоты k·F_s большего чем 1 бит количества информации посредством введения дополнительного знакопеременного смещения входного сигнала с частотой k·Fs и повышения частоты тактирования компаратора, благодаря чему выходной сигнал компаратора обретает вид широтно-модулированных импульсов, следующих с частотой k·F_s. При этом длительности состояний с высоким (T₁) и низким (Т₀) уровнем сигнала компаратора в каждом такте частоты k·F_s связана с измеряемым сигналом следующим соотношением: (T₁- Т₀)·k·F_s·V_REF=V_IN, (1) которое справедливо с точностью до дискрета тактирования компаратора.

Частота тактирования компаратора может быть установлена в m раз выше - m·k·F_s (m - целое, например, m = 256>>1). Поэтому в отличие от прототипа, в котором в такте частоты k·F_s формируется только один бит информации, в предлагаемом АЦП вырабатывается m информационных импульсов (т.е. М бит информации, М = lg m/lg 2). Следовательно, по сравнению с прототипом, время преобразования входного сигнала в требуемый N -разрядный код, сокращается в m раз, т. е. соответственно повышается быстродействие АЦП, или за то же время преобразования вырабатывается N + М информационных разрядов, т.е. повышается точность (снижается погрешность) преобразования.

Более того, при использовании знакопеременного смещения с амплитудой V≥2V_REF и нулевым средним значением за период, частота колебаний выходного сигнала интегратора равна частоте k·F_s при любой величине входного сигнала в пределах от -V_REF до +V_REF и находится за пределами полосы пропускания цифрового фильтра. Это позволяет исключить случайную ошибку преобразования, возможную в прототипе при попадании в эту полосу низкочастотных компонент спектра сигнала интегратора. Преимуществом заявляемого АЦП является также то, что в нем частота коммутации аналогового ключа (в составе одноразрядного ЦАП) постоянна при любом значении входного сигнала, поэтому вклад от шумов коммутации в погрешность преобразования стабилен и может быть учтен при калибровке преобразователя.

В простейшем случае заявляемое изобретение может быть реализовано, если знакопеременное смещение имеет прямоугольную форму колебания и нулевое среднее значение за период частоты k·F_s (например, колебания в виде меандра), а его амплитуда удовлетворяет условию V≥2V_REF. Формирователь знакопеременного смещения может быть выполнен на основе аналогового ключа и двух источников напряжений ±2 V_REF (как показано на фиг. 2).

Сказанное свидетельствует о том, что для повышения быстродействия и снижения погрешности преобразования существенным является само наличие знакопеременного смещения в совокупности с повышением частоты тактирования компаратора и с уже имеющейся схемой АЦП, причем параметры знакопеременного смещения могут быть разными в зависимости от конкретной реализации и подбираются из условия обеспечения необходимой амплитуды и нулевого среднего значения сигнала на входе интегратора за период частоты смещения. Соответственно существенным является наличие в структуре АЦП формирователя знакопеременного смещения, но не форма его выполнения. Так, например, он может быть выполнен на основе управляемого генератора гармонического сигнала.

Описанный до сих пор АЦП предназначен для работы в составе измерительного комплекса по измерению параметров входного сигнала, который помимо АЦП содержит также первый, второй, третий, четвертый источники напряжения, предназначенные для подключения к соответствующим входам питания одноразрядного ЦАП и формирователя знакопеременного смещения, генераторы тактовых частот F_s, k·F_s, m·k·F_s, синхронизированные, например, по тактовому сигналу с частотой m·k·F_s и предназначенные для подключения к первому, второму и третьему тактовым входам АЦП соответственно. Однако, он может работать и в автономном режиме - в этом случае он содержит в своем составе упомянутые источники и генераторы, которые подключены к соответствующим входам указанных элементов функциональной схемы АЦП. Для выделения информации о входном сигнале достаточно (в соответствии с формулой (1)) измерить разность между T₁ и Т₀, то есть между количествами импульсов тактовой частоты m·k·F_s, приходящихся на состояния с высоким и низким уровнем сигнала за период частоты k·F_s. Это может быть выполнено, например, при помощи реверсивного счетчика, на счетный вход которого поступает тактовая частота m·k·F_s, на вход знака счета подается выходной сигнал компаратора, а время измерения выбирается путем отсчета целого количества периодов тактовой частоты k·F_s. Но для этого может быть использован и компьютер, оснащенный соответствующим интерфейсом и программой вычислений.

Проведенный анализ сущности изобретения и особенностей его осуществления подтверждает обоснованность выбора общих существенных признаков, описывающих заявляемый АЦП, а наличие среди них отличительных признаков свидетельствует о соответствии заявляемого изобретения условиям патентоспособности по новизне.

При этом из анализа уровня техники следует, что упомянутая задача была поставлена авторами впервые, а ее решение с использованием формирователя знакопеременного смещения, подключенного ко входу сумматора, и дополнительного тактового входа для подачи на компаратор тактовых импульсов с частотой в m раз выше частоты знакопеременного смещения, позволяющее соответственно повысить быстродействие АЦП за счет формирования М бит информации в такте частоты k·F_s, не применялось в других решениях в этой области техники. Это позволяет сделать вывод, что заявляемое изобретение соответствует условиям патентоспособности и по изобретательскому уровню.

Описанная выше сущность изобретения поясняется для иллюстрации на конкретных примерах. На фиг. 1,2 приведены функциональные схемы АЦП - соответственно прототипа и одного из примеров осуществления заявляемого изобретения. На фиг. 3,4 показаны временные диаграммы напряжений в различных характерных точках схемы на фиг. 2 при постоянном значении (фиг. 3) или ступенчатом изменении (фиг. 4) напряжения сигнала V_IN на сигнальном входе заявляемого преобразователя.

Для аналогичных элементов на фиг. 1 и 2 использованы для простоты сравнения сходные обозначения: 1- сумматор, 2-интегратор, 3 - тактируемый компаратор, 4- цифровой фильтр, 5-одноразрядный ЦАП, 6- формирователь знакопеременного смещения.

Кроме того, следующими обозначениями помечены: F_s, k·F_s, m·k·F_s - частоты тактовых сигналов, подаваемых соответственно на первый, второй и третий тактовые входы АЦП; ± 2V_REF - напряжения источников питания (на фиг. 1,2 не показаны) на входах питания одноразрядного ЦАП; ± 2V_REF- напряжения источников питания (на фиг. 1,2 не показаны) на входах питания формирователя знакопеременного смещения.

Аналого-цифровой преобразователь (фиг. 2) содержит последовательно соединенные сумматор 1, интегратор 2, тактируемый компаратор 3 и цифровой фильтр 4, а также одноразрядный ЦАП 5, вход которого подключен к выходу компаратора 3, а выход - к первому (вычитающему) входу сумматора 1, второй (суммирующий) вход которого является сигнальным входом преобразователя, первым тактовым входом и выходом которого являются соответственно тактовый вход и выход цифрового фильтра 4, и формирователь 6 знакопеременного смещения, выход которого подключен к третьему (вычитающему) входу сумматора 1, а управляющий вход является вторым тактовым входом преобразователя, который имеет также третий тактовый вход, соединенный с тактовым входом компаратора 3. В этом конкретном примере осуществления заявляемого АЦП цепь отрицательной обратной связи (одноразрядный ЦАП) показана в виде первого аналогового ключа (на фиг. 2 показан условно), подключенного к первому и второму разнополярным источникам питания (на фиг. 2 не показаны), формирователь 6 знакопеременного смещения показан в виде второго аналогового ключа (на фиг. 2 показан условно), подключенного к третьему и четвертому разнополярным источникам питания (на фиг. 2 не показаны), а управляющие входы ключей являются соответствующими входами одноразрядного ЦАП 5 и формирователя 6. Причем первый и второй упомянутые ключи могут быть полностью идентичными или иметь различную конструкцию.

Предлагаемый преобразователь работает следующим образом. На сумматор 1 одновременно с входным сигналом V_IN и уравновешивающим его компенсирующим сигналом (с амплитудой V_REF) с выхода одноразрядного ЦАП 5 подается дополнительно знакопеременное смещение с выхода формирователя 6, имеющее амплитуду V = 2 V_REF и частоту переключений k·F_s. Кроме того, частота тактирования компаратора 3 повышается (в сравнении с прототипом) в m раз (m- целое, m = 256>>1) и составляет m·k·F_s Интегрирование знакопеременного смещения, имеющего нулевое среднее значение за период, приводит к тому, что выходное напряжение интегратора 2 совершает периодические колебания относительно порога переключения компаратора 3 с частотой k·F_s при любом значении входного сигнала в пределах от -V_REF до +V_REF. Компаратор 3, тактируемый импульсами частотой m·k·F_s (синхронными с тактовыми импульсами с частотами k·F_s и F_s), отслеживает полярность напряжения интегратора 2 и формирует широтно-модулированные импульсы логического сигнала, следующие с частотой k·F_s, разность длительностей высокого и низкого уровней которых пропорциональна величине входного сигнала. Эти импульсы управляют подключением напряжений ±V_REF через ключ 5 к сумматору 1 и одновременно являются входным сигналом цифрового фильтра 4. Временные диаграммы, иллюстрирующие работу преобразователя, приведены на фиг. 3, 4. При этом использованы следующие обозначения: на фиг. 3 (постоянная величина входного сигнала V_IN) - 3.1- выходное напряжение формирователя 6 знакопеременного смещения; - 3.2, 3.4 - выходное напряжение интегратора 2 соответственно при V_IN= O и V_IN= +0,4V_REF; - 3.3, 3.5 - выходное напряжение тактируемого компаратора 3 соответственно при V_IN=0 и V_IN= +0,4V_REF, на фиг. 4 (ступенчатое изменение входного сигнала V_IN)
- 4.1- входной сигнал V_IN, изменяющийся от -0,6V_REF до + 0,6V_REF;
- 4.2 - выходное напряжение формирователя 6 знакопеременного смещения, переключаемое с частотой k·F_s;
- 4.3 - реакция интегратора на ступенчатое изменение входного сигнала;
- 4.4- выходное напряжение тактируемого компаратора 3, частота тактирования которого в 256 раз превышает частоту k·F_s (на фиг. 4 сигнал тактирования не показан).

Взаимосвязь параметров выходного логического сигнала компаратора 3 и входного сигнала V_IN описывается соотношением (1). Измерить разность T₁-Т₀ и, следовательно, выделить информацию о входном сигнале возможно путем подсчета разности числа импульсов тактовой частоты m·k·F_s, приходящихся на состояния с высоким и низким уровнем сигнала на выходе интегратора 3 за период частоты k·F_s (например, с помощью реверсивного счетчика, как уже говорилось выше).

Поскольку при изготовлении преобразователей, в которых реализовано заявляемое изобретение, могут быть использованы известные элементы и блоки, производство которых освоено промышленностью, то это позволяет считать, что заявляемое изобретение удовлетворяет условиям патентоспособности по промышленной применимости.

Описанные примеры осуществления заявляемого изобретения приведены авторами лишь для иллюстрации: они не исчерпывают сущности изобретения. Возможны и иные конкретные реализации. Так, второй вход сумматора для подачи входного сигнала может быть вычитающим, тогда первый вход сумматора для подачи компенсирующего сигнала должен быть суммирующим для обеспечения описанной компенсации. При этом для выделения информации о входном сигнале используют разность интервалов T₁ - Т₀. Кроме того, измеряемой величиной может быть не только напряжение, но и ток. В этом случае уравновешивание входного сигнала (компенсация его среднего значения) и подача знакопеременного смещения осуществляется подключением к сумматору источников калиброванного тока (с аналогичными соотношениями их величин, как для источников напряжений, описанных выше) через соответственно одноразрядный ЦАП и формирователь (выполненных, например, в виде аналоговых ключей) и использованием сумматора соответствующего типа с преобразователем ток/напряжение на его выходе. Остальные элементы схемы могут быть оставлены теми же.

Поэтому приведенные или другие примеры конкретного осуществления изобретения не могут (ввиду их разнообразия) ограничивать сущность изобретения, которая в наиболее полной мере описана в прилагаемой формуле изобретения.

Литература
1. Analog Devices Inc. 1993. Applications reference manual. Page 20-4. Sigma-delta convertors.

2. Хоровиц П, Хилл У. Искусство схемотехники. Т.2, - Мир, 1984, с. 66.

Формула изобретения

Сигма-дельта-аналого-цифровой преобразователь, содержащий последовательно соединенные сумматор, интегратор, тактируемый компаратор и цифровой фильтр, а также одноразрядный цифроаналоговый преобразователь, вход которого подключен к выходу компаратора, а выход - к первому входу сумматора, второй вход которого является сигнальным входом преобразователя, первым тактовым входом и выходом которого является соответственно тактовый вход и выход цифрового фильтра, отличающийся тем, что он дополнительно содержит формирователь знакопеременного смещения, выход которого подключен к третьему входу сумматора, а управляющий вход является вторым тактовым входом преобразователя, который имеет также третий тактовый вход, соединенный с тактовым входом компаратора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

NF4A Восстановление действия патента Российской Федерации на изобретение

Извещение опубликовано: 10.06.2006        БИ: 16/2006