Система повторного упорядочения

 

Изобретение относится к системе повторного упорядочения для повторного упорядочения элементов данных потока элементов данных, передаваемых через последовательное соединение первого коммутационного узла, буферного регистра и второго коммутационного узла. Техническим результатом является устранение на выходе средства повторного упорядочения дрожания задержки, вызванное буфером, которoe достигается тем, что система содержит средство повторного упорядочения, соединенное со вторым коммутационным узлом, схему измерения задержки, соединенную с буферным регистром и приспособленную для измерения временной задержки, которой подвергается каждый из элементов данных в буферном регистре; средство для передачи таким образом измеренной задержки для каждого элемента данных на средство повторного упорядочения. После переключения элемента данных вторым коммутационным узлом средство повторного упорядочения подвергает этот элемент данных временной задержке, равной разности между заданной постоянной величиной временной задержки и переданной задержкой. 4 з.п. ф-лы, 4 ил.

Настоящее изобретение относится к системе повторного упорядочения, предназначенной для повторного упорядочения элементов данных потока элементов данных, передаваемых через последовательное соединение первого коммутационного узла, выходного буфера и второго коммутационного узла, и включающей в себя средство повторного упорядочения, соединенное со вторым коммутационным узлом, причем система повторного упорядочения имеет вход системы повторного упорядочения, подсоединенный к первому коммутационному узлу, и выход системы повторного упорядочения.

Подобная система повторного упорядочения известна в данной области техники, например из статьи Банниза "Конструктивные и технологические аспекты сверхбольших интегральных схем для АТМ переключателей", опубликованной в "IEEE Journal on selection areas in communications", т. 9, N 8, октябрь 1991 г. , с. 1255-1264. Описанная в этой статье система повторного упорядочения включает в себя входную схему между выходным буфером и вторым коммутационным узлом, которая назначает (распределяет) величину временного ярлыка, обеспечиваемую генератором временных ярлыков каждому из элементов данных, поступающему на вход входной схемы, до того как эти элементы данных переключаются вторым коммутационным узлом. После выполнения этой операции переключения этот элемент данных подвергается блоком повторного упорядочения дополнительной временной задержке, которая выбирается таким образом, что общая задержка, которой подвергается элемент данных между входом входной схемы и выходом блока повторного упорядочения, становится равной постоянной величине.

Выходной буфер временно запоминает элементы данных, переключаемые первым коммутационным узлом перед прохождением их ко второму коммутационному узлу. Такой выходной буфер необходим для предотвращения возможной конфликтной ситуации по выходам, имеющей место в случае переключения различных элементов данных, поступающих с различных входов первого коммутационного узла на тот же самый выход первого коммутационного узла в пределах времени, отводимого на передачу одного элемента данных. Вследствие этой выходной буферизации элементы данных подвергаются непостоянным задержкам, то есть элементы данных подвергаются дрожанию задержки.

Технической задачей настоящего изобретения является разработка схемы повторного упорядочения вышеописанного известного типа, в которой дрожание задержки по крайней мере частично устранено.

Согласно изобретению эта задача решается благодаря тому, что средство повторного упорядочения содержит входную схему, подсоединенную между выходным буфером и вторым коммутационным узлом, последовательное соединение регистра и блока повторного упорядочения, подсоединенное между вторым коммутационным узлом и выходом, и генератор временных ярлыков, подсоединенный к управляющим входам и входной схемы, и блока повторного упорядочения (RSU), при этом система повторного упорядочения дополнительно включает в себя схему измерения задержки, подсоединенную между входом и выходным буфером, причем схема измерения задержки выполняет функцию измерения задержки, которой подвергается каждый из элементов данных в выходном буфере, и передает таким образом измеренную задержку для каждого элемента данных средству повторного упорядочения, которое приспособлено после переключения элемента данных вторым коммутационным узлом подвергать этот элемент данных задержке, равной разнице между заданной постоянной величиной задержки и указанной передаваемой задержкой, а также схема измерения задержки передает измеренную задержку в средство повторного упорядочения путем записи задержки, измеренной для элемента данных, в поле буферной задержки схемы измерения задержки перед передачей элемента данных в средство повторного упорядочения.

Таким образом, дрожание задержки, вызванное буфером, устраняется с выхода средства повторного упорядочения.

Другой отличительной особенностью настоящего изобретения является то, что задержка между выходом выходного буфера и входом второго коммутационного узла является постоянной.

Таким образом, общая задержка, которой подвергаются элементы данных, равна сумме передаваемой буферной задержки, постоянной задержки между выходом выходного буфера и входом коммутационного узла и разностной задержки, которой подвергается элемент данных средством повторного упорядочения, то есть равна сумме постоянной задержки между выходом выходного буфера и входом коммутационного узла и заданной постоянной задержки. Следовательно, эта общая задержка между входом выходного буфера и выходом средства повторного упорядочения является постоянной, и дрожание задержки устраняется.

Еще одной отличительной особенностью настоящего изобретения является то, что оно используется в системе коммутации, включающей множество взаимосоединенных секций повторного упорядочения, каждая из которых включает в себя последовательно соединенные выходной буфер и коммутационный узел.

Таким образом, когда схема коммутации имеет несколько каналов от одного из своих входов к одному из своих выходов, каждый из которых составлен взаимосоединенным тем же самым множеством секций повторного упорядочения, каждая из которых состоит из последовательно соединенных выходного буфера регистра и коммутационного узла, и элементы данных одного и того же потока элементов данных, поступающие на вход последней упомянутой системы коммутации, могут передаваться по различным таким каналaм к выходу последней упомянутой системы коммутации, затем может быть осуществлено повторное упорядочение в такой секции повторного упорядочения при условии, что заданная постоянная величина задержки остается той же самой для каждой секции повторного упорядочения. Действительно, так как дрожание задержки устранено, общая задержка для каждого из вышеуказанных каналов является той же самой, а именно равной произведению количества секций повторного упорядочения на канале, которое является одним и тем же для каждого канала, на заданную постоянную величину.

Необходимо заметить, что, когда число секций повторного упорядочения на канале и не является одним и тем же для всех каналов, тогда заданные постоянные величины должны выбираться такими, чтобы сумма их во всех секциях канала являлась той же самой для всех каналов.

Вышеупомянутые и другие цели и особенность изобретения станут более очевидными, и само изобретение лучше понято из нижеприведенного описания воплощения изобретения по прилагаемым чертежам.

На фиг. 1 показана секция повторного упорядочения предлагаемой системы повторного упорядочения RSS с частями предыдущей и последующих секций RSS' и RSS''.

На фиг. 2 показана более детально схема измерения задержки DDM вместе с выходным буфером OB, представленных на фиг. 1.

На фиг. 3 более подробно показано другое воплощение комбинации схемы измерения задержки DDM и выходного буфера OB, представленных на фиг. 1.

На фиг. 4 показана система коммутации, содержащая множество секций повторного упорядочения типа представленных на фиг. 1.

Система, показанная на фиг. 1, является частью системы коммутации, например системы, представленной на фиг. 4, обсужденной ниже. Она включает последовательное соединение коммутационного узла SN', блока повторного упорядочения RSU', управляемого генератором временного ярлыка TSG', секции повторного упорядочения RSS, схемы измерения задержки DDM' и выходного буфера OB'. Секция повторного упорядочения RSS содержит последовательно соединенные между входом ILT и выходом OLT схему измерения задержки DDM, выходной буфер OВ, входную схему IC, коммутационный узел SN, регистр REG и блок повторного упорядочения RSU. Входы управления входной схемы IC и блока повторного упорядочения RSU соединены с выходом генератора временного ярлыка TSG. Коммутационный узел SN имеет множество входов и выходов, из которых показаны только вход IPT и выход OPT. Регистр REG имеет ячейку временного ярлыка TS и ячейку буферной задержки BD для хранения содержимого поля временных ярлыков и поля буферных задержек элемента данных, запоминаемого в REG, соответственно TS соединена с положительным входом схемы вычитания SUB и BD соединена с отрицательным ее входом. Выход схемы вычитания SUB соединен с входом временного ярлыка блока повторного упорядочения RSU.

На фиг. 2 более детально показана схема измерения задержки DDM вместе с выходным буфером OB. Схема измерения задержки содержит схему распределения задержки IDC, схему сложения SUM, буфер BUF, схему возврата RES и схему синхронизации CLK. Вход для элементов данных и выход схемы распределения задержки IDC являются соответственно входом и выходом схемы измерения задержки DDM. Вход задержки схемы распределения задержки IDC соединен с выходом схемы сложения SUM и через буфер BUF - с положительным ее входом. Выход записи W схемы распределения задержки IDC соединен с входом записи WP выходного буфера OB и со вторым положительным входом схемы сложения SUM. Выход схемы синхронизации CLK соединен со входом считывания RP выходного буфера OB и с отрицательным входом схемы сложения SUM. Наконец, входы считывания и записи RP и WP выходного буфера OB соединены с соответствующими входами схемы возврата RES, выход которой соединен с входом возврата схемы синхронизации CLK.

На фиг. 3 более детально показано второе воплощение схемы измерения задержки DDM вместе с выходным буфером OB. Однако в этом воплощении схема измерения задержки подключена после выходного буфера OB, а не перед ним и содержит схему распределения задержки IDC, процессор PROC и схему синхронизации CLK. Входом и выходом схемы измерения задержки также являются соответственно вход для элементов данных и выход схемы распределения задержки IDC. Вход задержки схемы распределения задержки IDC соединен с выходом процессора PROC. Выход временного ярлыка блока повторного упорядочения RSU', не принадлежащего секции повторного упорядочения RSS, но подключенного перед ней, соединен с первым входом процессора PROC. Выход схемы синхронизации CLK соединен с входом считывания RP выходного буфера OB и со вторым входом процессора PROC. Выход возврата процессора PROC соединен с входом возврата RS схемы синхронизации CLK. Эта схема синхронизации CLK синхронизируется с генератором временного ярлыка TSG, показанного на фиг. 1.

Система коммутации, показанная на фиг. 4, содержит первый коммутационный узел SN1, имеющий множество входов, из которых показан только один вход 1N, который является входом системы коммутации, а также множество выходов, из которых показаны только выходы O11, O12 и O13, соединенные с соответствующими выходными буферами OB11, OB12 и OB13. Кроме того, система коммутации содержит второй коммутационный узел SN2, имеющий множество входов, из которых показаны только входы I21, I22 и I23 и множество выходов, из которых показан только один, а именно выход O2, соединенный с выходным буфером OB2, выход которого является выходом OUT системы коммутации. Выходы выходных буферов OB11, OB12 и OB13 соединены с входами I21, I22 и I23 через соответствующие первый, второй и третий каналы, из которых первый канал представляет собой последовательное соединение пар коммутационный узел/выходной буфер SN3/OB3, SN4/OB4 и SN5/OB5, второй канал представляет собой последовательное соединение пар коммутационный узел/выходной буфер SN6/OB6, SN7/OB7, и третий канал представляет собой последовательное соединение пары коммутационный узел/выходной буфер SN8/OB8. В данной системе коммутации первый, второй и третий каналы могут, например, формировать так называемую группу каналов связи, как описано в европейской патентной заявке EP 91201915.5.

Опишем теперь работу системы коммутации со ссылкой на фиг. 1-4.

Поток элементов данных, поступающий на вход 1N системы коммутации, показанной на фиг. 4, например, должен препровождаться на ее выход OUT. С этой целью элементы данных потока коммутируются к выходам SN1 таким образом, что они распределяются по трем выходам O11, O12 и O13. Таким образом, поток элементов данных распределяется на три частичных потока элементов данных, которые затем передаются на соответствующие входы I21, I22 и I23 по соответствующим первому, второму и третьему вышеупомянутым каналам. В SN2 соответствующие частичные потоки данных затем коммутируются к выходу O2, на котором снова образуется первичный поток элементов данных, который затем появляется на выходе OUT после буферизации в выходном буфере OB2.

В случае если бы в вышеописанной системе коммутации должно было бы осуществляться повторное упорядочение таким образом, как описано, например, в опубликованной международной патентной заявке PCT/EP 89/00941, тогда элементы данных каждого из трех частичных потоков элементов данных, рассматриваемых по отдельности, должны были бы появиться повторно упорядоченными на выходе O2, но это не произошло бы так для комбинированного потока элементов данных на этом выходе. Действительно, когда для вышеупомянутых первого, второго и третьего каналов общие задержки являются различными, частичные потоки элементов данных не могут комбинироваться правильным образом. Эта проблема могла бы быть решена путем выполнения операции общего повторного упорядочения, то есть путем назначения величин временных ярлыков элементам потока элементов данных перед первым коммутационным узлом SN1 и повторным упорядочением элементов данных после второго коммутационного узла SN2. Действительно, таким образом, общая задержка всех элементов данных потока элементов данных между входом 1N и выходом O2 независимо от того, передавались ли они через первый, второй или третий канал, равна одной и той же постоянной величине, так что комбинирование частичных потоков элементов данных на выходе O2 обеспечивает повторно упорядоченный комбинированный поток элементов данных. Однако недостаток такого решения состоит в том, что должны предусматриваться или взаимно синхронизированные генераторы временных ярлыков для первого и второго коммутационных узлов соответственно, или величины временных ярлыков, генерируемые одним и тем же генератором временных ярлыков, должны передаваться на первый и второй коммутационные узлы. Вследствие того факта, что фазы соответствующих величин, назначаемых элементу данных перед первым коммутационным узлом SN1 и передаваемых на блок повторного упорядочения после второго коммутационного узла SN2 (не показан на фиг. 4) должны быть очень точно синхронизированы (максимальный сдвиг фаз около 100 нс), это в обоих случаях может вызывать проблемы, когда расстояния между различными коммутационными узлами являются достаточно большими (несколько километров).

Путем использования воплощения настоящего изобретения поток элементов данных разделяется в различных частях в коммутацинном узле SN1 и затем собирается правильно на выходе коммутационного узла SN2 без необходимости синхронизации часов, которые расположены далеко друг от друга или передачи величин временных ярлыков на большие расстояния. С этой целью каждый из вышеуказанных первого, второго и третьего каналов состоит из множества взаимосвязанных секций повторного упорядочения типа RSS, показанной на фиг. 1. Первый канал включает секции повторного упорядочения, состоящие из пар OB11/SN3, OB3/SN4, OB4/SN5, OB5/SN2, второй канал включает секции повторного упорядочения OB12/SN6, OB6/SN7 и OB7/SN2 и третий канал включает секции повторного упорядочения OB13/SN8 и OB8/SN2. Таким образом, общая задержка между входом 1N и выходом OUT элемента данных, передаваемого по первому каналу, равна d_Sn1 + d11,3 + d3,4 + d4,5 + d5,2 + d_ob2, где d_Sn1 является общей задержкой, которой подвергается элемент данных в коммутационном узле SN1, d_i,j - общая задержка, которой подвергается элемент данных в секции повторного упорядочения, составленной выходным буфером OB_i (i = 11-13,3-8) и коммутационным узлом SN_j (j = 2-8), и d_ob2 является общей задержкой, которой подвергается элемент данных в выходном буфере OB2. Общая задержка между входом 1N и выходом OUT элемента данных, передаваемого по второму каналу, равна d_Sn1 + d12,6 + d6,7 + d7,2 + d_ob2, и общая задержка между входом 1N и выходом OUT элемента данных, передаваемого по третьему каналу, равна d_Sn1 + d13,8 + d8,2 + d_ob2. Следовательно, путем выбора задержек d_i,j различных секций повторного упорядочения таким образом, что вышеприведенные три выражения равны заданной постоянной общей задержке, что легко делается, так как каждая из вышеприведенных задержек d_Sn1 и d_i,j может свободно выбираться, общая задержка каждого элемента данных потока элементов данных, передаваемого с входа 1N на выход OUT, равна этой заданной постоянной общей задержке. В результате элементы данных появляются на выходе OUT повторно упорядоченными независимо от канала, по которому они были переданы.

Как уже упоминалось, каждая из секций повторного упорядочения, показанных на фиг. 4, является секцией типа RSS, представленной на фиг. 1. Элемент данных, входящий в секцию повторного упорядочения RSS, подвергается переменной буферной задержке в выходном буфере OB, переменной задержке коммутационного узла в коммутационном узле SN и задержке повторного упорядочения в блоке повторного упорядочения RSU. Эта задержка повторного упорядочения выбирается таким образом, что сумма задержек выходного буфера, коммутационного узла и блока повторного упорядочения является постоянной. Поэтому каждому элементу данных, подаваемому к секции RSS, назначается определенная мера буферной задержки и задержки коммутационного узла.

В схеме измерения задержки DDM величина буферной задержки назначается элементу данных, как описано ниже со ссылкой на фиг. 2. Когда начинается работа системы коммутации, выходной буфер OB является пустым, то есть его оба указателя считывания и записи равны нулю, и схема сложения SUM имеет на выходе нуль. Каждый раз, когда к выходному буферу OB подается новая величина указателя считывания RP или величина указателя записи WP, выход SUM пересчитывается, то есть устанавливается предыдущая величина, которая хранится в буфере BUF, увеличенная или уменьшенная на единицу для новой величины указателя записи WP или новой величины указателя считывания RP соответственно. Пока элемент данных не буферизуется в выходном буфере OB, схема возврата RES поддерживает постоянную величину выхода схемы синхронизации CLK, то есть тогда не обеспечиваются синхронизирующие импульсы схемой синхронизации CLK. Также тогда выход схемы сложения SUM равен нулю, так что, когда на вход ILT поступает элемент данных, схема распределения IDC записывает этот нуль в поле буферной задержки элемента данных и затем обеспечивает новую величину указателя записи для выходного буфера OB, указывающую адрес ячейки памяти выходного буфера OB, в которой этот элемент данных должен быть записан, то есть эта величина указателя записи WP указывает на первую ячейку памяти выходного буфера OB. Затем пересчитывается выход схемы сложения SUM, как указано выше, который становится равным единице, а именно равным предыдущей величине (нуль) плюс единица. Таким образом, величина на выходе схемы сложения SUM записывается в поле буферной задержки элемента данных, поступающего на вход ILT, после чего этот элемент данных записывается в выходном буфере OB и вычисляется новая величина для выхода схемы сложения SUM. С другой стороны, когда выходной буфер OB не является пустым при каждом импульсе сигнала времени схемы синхронизации CLK, вычисляется новая величина указателя считывания RP для выходного буфера OB (предыдущая величина указателя считывания RP плюс единица) и подается на выходной буфер OB и на отрицательный вход схемы сложения SUM. Затем считывается с выходного буфера OB элемент данных и пересылается к входной схеме IC, и выход схемы сложения SUM пересчитывается как указано выше (предыдущая величина минус единица). Таким образом, так как выходной буфер OB периодически считывается со скоростью, определяемой схемой синхронизации CLK (за исключением случая, когда величины указателя считывания и указателя записи равны, в этом случае буферная задержка равна нулю, так как буфер является пустым), и так как в поле буферной задержки каждого элемента данных записывается число буферизованных элементов данных в выходном буфере OB при поступлении элемента данных, это число элементов данных является мерой для буферной задержки, которой подвергается элемент данных в выходном буфере OB, и эта буферная задержка определяется с точностью в пределах одного такта схемы синхронизации CLK. Необходимо заметить, что при заполнении выходного буфера OB элемент данных не может быть записан в нем и должен быть отброшен.

Более точное измерение буферной задержки может выполняться схемой, показанной на фиг. 3, в которой, как упоминалось выше, выходной буфер OB подключен до схемы измерения задержки DDM. Как описано в вышеупомянутой международной патентной заявке, элемент данных, который является выходом из блока повторного упорядочения RSU', является таковым при наличии предварительно вычисленной величины временного ярлыка, обеспечиваемого генератором временных ярлыков TSG'. Таким образом, эта предварительно вычисленная величина временного ярлыка указывает, когда элемент данных выходит из блока повторного упорядочения RSU' и входит в выходной буфер OB. В начале работы системы коммутации выходной буфер является пустым и выход процессора PROC устанавливается на нуль. Пока выходной буфер является пустым, установленный на нуль выход процессора поддерживает постоянную величину на выходе схемы синхронизации CLK, то есть она не выдает импульсы синхронизации. При выходе в этом случае элемента данных из блока повторного упорядочения RSU' соответствующая предварительно вычисленная величина временного ярлыка подается на процессор PROC и запоминается в небольшой памяти (не показана), встроенной в него, и элемент данных записывается в выходном буфере OB. Для каждого следующего элемента потока элементов данных, выходящего из блока повторного упорядочения RSU', на процессор PROC подается соответствующая предварительно вычисленная величина временного ярлыка и запоминается в его небольшой памяти. Когда выходной буфер OB не является пустым, при каждом импульсе сигнала синхронизации схемы синхронизации CLK вычисляется новая величина указателя считывания RP (предыдущая величина указателя считывания RP плюс единица) и подается на выходной буфер OB и к процессору PROC. Затем с выходного буфера OB считывается элемент данных и пересылается к схеме распределения задержки IDC. Так как схема синхронизации CLK синхронизируется с генератором временных ярлыков TSG, величина, выдаваемая схемой синхронизации CLK (то есть величина указателя считывания RP), также является мерой для момента времени, когда элемент данных считывается из выходного буфера OB. Путем вычитания предварительно вычисленной величины временного ярлыка, соответствующей пропущенному (поданному) элементу данных, из этой величины, выдаваемой схемой синхронизации CLK, получается буферная задержка, которой был подвергнут элемент данных в выходном буфере OB. Затем на схему распределения задержки IDC подается последняя из упомянутых величина и записывается в поле буферной задержки элемента данных перед тем, как этот элемент данных передается на входную схему IC. Необходимо заметить, что таким образом выходной буфер OB может комбинироваться с буфером блока повторного упорядочения RSU'. Необходимо также заметить, что величины временных ярлыков, обеспечиваемые генератором временных ярлыков TSG, и величины указателей, обеспечиваемые схемой синхронизации CLK, могут извлекаться из одного и того же импульса синхронизации, в этом случае нет необходимости в синхронизации генератора временных ярлыков TSG' и схемы синхронизации CLK.

После поступления элемента данных на входную схему IC величина временного ярлыка, обеспеченная генератором временных ярлыков TSG, записывается в поле временных ярлыков элемента данных, как описано в вышеупомянутой международной патентной заявке. Затем элемент данных проходит на вход IPT коммутационного узла SN, где он коммутируется на выход OPT, где он запоминается в регистре REG, предшествующем блоку повторного упорядочения RSU. Содержимое полей временных ярлыков и буферных задержек этого элемента данных сначала считывается из ячеек временного ярлыка и буферной задержки TS и BD соответственно, и затем буферная задержка вычитается из величины временного ярлыка в схеме вычитания SUB и получаемая разность подается на блок повторного упорядочения RSU. В этом блоке повторного упорядочения RSU элемент данных буферизуется до тех пор, пока генератор временных ярлыков TSG не обеспечит величину временного ярлыка, равную сумме заданной постоянной величины и последней вышеупомянутой разности.

В другом воплощении буферная задержка уже вычитается из величины временного ярлыка во входной схеме IC. В этом случае эта разность записывается в поле временных ярлыков элемента данных, и нет необходимости в поле буферной задержки, так как буферная задержка передается от схемы измерения задержки DDM на входную схему IC в поле временных ярлыков элемента данных. В этом случае регистр REG и схема вычитания SUB между выходом OPT и блоков повторного упорядочения RSU устраняется, и функция схемы вычитания SUB выполняется во входной схеме IC. Затем элемент данных буферизуется в блоке повторного упорядочения RSU до тех пор, пока генератор временных ярлыков TSG не обеспечит величину временного ярлыка, равную сумме заданной постоянной величины и величины, записанной в поле временных ярлыков элемента данных.

Так как элемент данных является единственным выходом из блока повторного упорядочения RSU, когда генератор временных ярлыков TSG обеспечивает величину временного ярлыка, равную величине временного ярлыка минус величина буферной задержки плюс заданная постоянная величина, общая задержка, которой подвергают элемент данных между входом ILT и выходом OLT секции повторного упорядочения RSS, равна этой заданной постоянной величине плюс задержкa линии передачи, которой подвергается элемент данных между выходом выходного буфера OB (или схемы измерения задержки в случае воплощения, показанного на фиг. 4) и входом входной схемы IC, причем эта последняя задержка линии передачи является постоянной. Следовательно, общая задержка, которой подвергается элемент данных в секции повторного упорядочения RSS является постоянной, и так называемое дрожание задержки, то есть небольшое изменение задержки от элемента данных к элементу данных, устраняется. Когда задержка линии передачи известна, общая задержка в секции повторного упорядочения RSS также известна, тем самым секции повторного упорядочения системы коммутации, показанной на фиг. 4, могут быть спроектированы таким образом, чтобы задержка по разным каналам была одной и той же.

В то время как сущность изобретения была раскрыта выше в связи с описанием конкретного устройства, совершенно ясно, что это описание приведено лишь в качестве примера и не как ограничение объема изобретения.

Формула изобретения

1. Система повторного упорядочения (DDM, TSG, IC, REG, SUB, RSU) для повторного упорядочения элементов данных потока элементов данных, передаваемых от первого коммутационного узла (SN') ко второму коммутационному узлу (SN) через выходной буфер (ОВ), включающая в себя секцию повторного упорядочения (RSS), содержащую указанный выходной буфер (ОВ) и указанный второй коммутационный узел (SN), и имеющая вход (ILT) системы повторного упорядочения, подключенный к выходу первого коммутационного узла (SN'), и выход (OLT) системы повторного упорядочения, к которому подключен выход второго коммутационного узла (SN), отличающаяся тем, что секция повторного упорядочения (RSS) содержит между входом (ILT) и выходом (OLT) последовательное соединение схемы измерения задержки (DDM), выходного буфера (ОВ), входной схемы (IC), второго коммутационного узла (SN), регистра (REG) и блока повторного упорядочения (RSU), причем секция повторного упорядочения (RSS) дополнительно включает в себя генератор временного ярлыка (TSG), подсоединенный к входам управления как входной схемы (IC), так и блока повторного упорядочения (RSU), тем, что схема измерения задержки (DDM) выполняет функцию измерения задержки, которой подвергается каждый из элементов данных в выходном буфере (ОВ), и передает таким образом измеренную задержку для каждого элемента данных в другие части секции повторного упорядочения (RSS), которая приспособлена после переключения элемента данных вторым коммутационным узлом (SN) подвергать этот элемент задержке, равной разнице между заданной постоянной величиной задержки и измеренной задержкой, и тем, что схема измерения задержки (DDM) передает указанную измеренную задержку другим частям секции повторного упорядочения (RSS) путем записи измеренной задержки элемента данных в ее поле буферных задержек перед передачей указанного элемента данных в другие части секции повторного упорядочения (RSS).

2. Система повторного упорядочения по п.1, отличающаяся тем, что генератор временного ярлыка (TSG) генерирует последовательные величины временного ярлыка, тем, что входная схема (IC) назначает элементам данных, поступающим на нее, величину временного ярлыка, обеспечиваемую затем генератором временного ярлыка (TSG), путем записи указанной величины временного ярлыка в поле временных ярлыков элемента данных, тем, что регистр (REG) имеет ячейку временного ярлыка (TS) для хранения содержимого поля временных ярлыков и ячейку буферной задержки (BD) для хранения содержимого поля буферных задержек элемента данных, тем, что секция повторного упорядочения (RSS) дополнительно включает в себя схему вычитания (SUB), имеющую положительный вход, подсоединенный к ячейке временного ярлыка (TS), отрицательный вход, подсоединенный к ячейке буферной задержки (BD), и выход, подсоединенный ко входу блока повторного упорядочения (RSU), тем, что схема вычитания (SUB) вычитает для каждого элемента данных потока элементов данных измеренную задержку, хранимую в ячейке буферной задержки (BD), из величины временного ярлыка, хранимой в ячейке временного ярлыка (TS), тем самым получая адаптированную величину временного ярлыка, и тем, что блок повторного упорядочения (RSU) обеспечивает возможность подачи элемента данных на выход (OLT) системы повторного упорядочения только в том случае, если генератор временного ярлыка (TSG) генерирует вторую величину временного ярлыка, равную сумме адаптированной величины временного ярлыка и заданной постоянной величины задержки.

3. Система повторного упорядочения по п.1, отличающаяся тем, что задержка для передачи элемента данных через входную схему (IC) с выхода выходного буфера (ОВ) на вход (IPT) второго коммутационного узла (SN) является постоянной.

4. Система повторного упорядочения по п.3, отличающаяся тем, что используется в системе коммутации, включающей в себя взаимосоединенное множество секций повторного упорядочения (ОВ11/SN3, ОВ3/SN4, ОВ4/SN5, ОВ5/SN2, ОВ12/SN6, ОВ6/SN7, ОВ7/SN2, ОВ13/SN8, ОВ8/SN2), каждая из которых включает в себя последовательное соединение выходного буфера и коммутационного узла.

5. Система повторного упорядочения по п.1, отличающаяся тем, что передача элемента данных от выходного буфера (ОВ) на вход (IPT) второго коммутационного узла (SN) через входную схему (IC) осуществлена с постоянной скоростью, и тем, что задержка, которой элемент данных подвергается в выходном буфере (ОВ), является функцией числа элементов данных, находящихся в выходном буфере (ОВ) при подаче указанного элемента на вход выходного буфера.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4