Преобразователь угла поворота вала в код

 

Изобретение относится к области автоматики и вычислительной техники и может использоваться для связи источников информации с ЦВМ. Техническим результатом является повышение точности. Преобразователь содержит синусно-косинусный датчик угла, формирователь управляющих импульсов, блок операционных усилителей, выявителя октантов и аналоговой коммутации, умножающий цифроаналоговый преобразователь, компараторы, логический блок запрета прохождения импульсов, Д-триггеры, реверсивный счетчик, арктангенсное ПЗУ, логический блок запрета прохождения импульсов, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент смещения напряжения. 4 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровыми вычислительными устройствами.

Известен преобразователь угла поворота вала в код по патенту на изобретение N 2071174 (см. официальный бюллетень "Изобретения" 136, 1996 г., стр. 237) (прототип), содержащий синусно-косинусный датчик угла, вход которого подключен к выходу генератора. Формирователь управляющих импульсов, вход которого соединен со входом синусно-косинусного датчика, блок операционных усилителей, выявителя октантов и аналоговой коммутации, соединенный с первым и вторым выходами синусно-косинусного датчика и с двумя выходами формирователя управляющих импульсов и имеющий трехразрядный выход двоичного кода октантов угла поворота вала и два аналоговых выхода, умножающий цифроаналоговый преобразователь, аналоговый вход которого подключен к первому аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, компаратор, один вход которого подключен к выходу умножающего цифроаналогового преобразователя, а другой вход - ко второму аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, логический блок запрета прохождения импульсов, импульсный вход которого соединен с третьим выходом формирователя управляющих импульсов, основной Д-триггер, вход синхронизации которого соединен со вторым выходом формирователя управлявших импульсов, информационный вход - с выходом компаратора, а выход основного Д-триггера соединен с логическим входом логического блока запрета прохождения импульсов, реверсивный счетчик, вход направления счета которого соединен с выходом основного Д-триггера, а выход - с цифровыми входами умножающего цифроаналогового преобразователя, арктангенсного ПЗУ и логического блока запрета прохождения импульсов, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, одни входы которых соединены с выходом младшего разряда двоичного кода октанта угла блока операционных усилителей, выявителя октантов и аналоговой коммутации, а другие - с выходами арктангенсного ПЗУ.

В известном устройстве (прототипе) определение углового положения ϕ ротора синусно-косинусного датчика по отношению к статору выстраивается на основе самостоятельного определения наличия целого числа n октантов в угле ϕ = ϕ₁+nπ/4 и посредством постоянного определения составной части ϕ₁ угла ϕ = ϕ₁+nπ/4, являющейся дополнением к наличному числу n октантов в угле ϕ = ϕ₁+nπ/4 .

Определение составной части ϕ₁ угла ϕ = ϕ₁+nπ/4 , где n = 0, 1, 2, 3, 4, 5, 6, 7 - число целых октантов в угле ϕ, осуществляется посредством трех функциональных построений. В качестве первого функционального построения предусматривается использование блока операционных усилителей, выявителя октантов и аналоговой коммутации в виде построения, посредством которого аналоговые напряжения _s= USinϕ•Sinωt и u_c= UCosϕ•Sinωt, поступавшие на аналоговые входы этого блока с синусно-косинусного датчика угла, преобразуются к удобному знаку для одновременного сравнения напряжений по их величине, большее из которых поступает на первый аналоговый выход, а меньшее на второй аналоговый выход блока операционных усилителей, выявителя октантов и аналоговой коммутации. Здесь рассматривается, что исходные напряжения преобразуются к положительным напряжениям |u_s| = U|Sinϕ•Sinωt| и |u_c| = U|Cosϕ•Sinωt| , большее из которых поступает на первый аналоговый выход, а меньшее на второй аналоговый выход блока операционных усилителей, выявителя октантов и аналоговой коммутации. В приложении к этому на первом аналоговом выходе для четного целого числа n октантов (n = 0 считается четным) в угле ϕ = ϕ₁+nπ/4 напряжение будет равным u_I= UCosϕ₁|Sinωt| , а для нечетного целого числа октантов n в угле ϕ = ϕ₁+nπ/4 то же по символической записи напряжение U_I будет равным u_I= UCos((π/4-ϕ₁)|Sinωt| . На втором аналоговом выходе напряжение U_II для тех же значений n приобретает соответствующие значения _II= USinϕ₁|Sinωt| и u_II=USin(π/4-ϕ₁)|Sinωt|. Следующим функциональный построением в определении составной части ϕ₁ угла ϕ = ϕ₁+nπ/4 является следящая система, содержащая УЦАП, аналоговый вход которого соединен с первым аналоговым выходом блока операционных усилителей, выявителя октантой и аналоговой коммутации, компаратор, один вход которого соединен с выходом УЦАП, а другой вход - со вторым аналоговым выходом блока операционных усилителей, выявителя октантов и аналоговой коммутации, Д-триггер, вход которого соединен с выходом компаратора, и реверсивный счетчик, вход направления счета которого соединен с выходом Д-триггера, а выход соединен с цифровым входом УЦАП. УЦАП в этом построении исполняет функцию умножения напряжения U_I , поступающего на его вход с первого аналогового выхода блока операционных усилителей, выявителя октантов и аналоговой коммутации, на коэффициент 0 ≤ α_i ≤ I, величина которого задается двоичным кодом k_i, поступающим на цифровой вход УЦАП с реверсивного счетчика. Благодаря этому посредством компаратора сравниваются два напряжения: напряжение α_iu_I, равное напряжению U_I с первого аналогового выхода блока операционных усилителей, выявителя октантов и аналоговой коммутации, умноженное на коэффициент α_i , и напряжение U_II со второго выхода блока операционных усилителей, выявителя октантов и аналоговой коммутации. При этом выравнивание посредством изменения коэффициента α_i напряжения α_iu_I на первом входе компаратора с напряжением U_II на втором входе компаратора осуществляется в следующем режиме работы следящей системы. В каждый момент времени t₁, когда общая временная составляющая |Sinωt| изменения напряжений α_iu_I и U_II достигает максимального значения, т.е. |Sinωt| = Ι, осуществляется запись показания компаратора посредством Д-триггера, которая выстраивается таким образом, что когда на входах компаратора α_iu_I< u_II, на выходе Д-триггера образуется логическая "1", посредством которой создается "прямой" счет для реверсивного счетчика. В том же случае, когда на входах компаратора α_iu_{I >} u_II , на выходе Д-триггера образуется логический "0" - обратный счет для реверсивного счетчика. Вслед за каждой такой записью значений компаратора через время Δt на вход "C" реверсивного счетчика подается импульс, изменяющий двоичный код на цифровом входе УЦАП на единицу младшего разряда в сторону увеличения или уменьшения дискретного значения коэффициента α_i на его интервале значений 0 ≤ α_i ≤ I. В результате этого происходит постоянное приближение дискретного значения коэффициента α_i к действительному равенству αu_I=u_II , и переключение направления счета для дискретных значений α_i по переходу от превышения к недостатку и от недостатка к превышению α_i по отношению к α, составляющему действительное равенство αu_I= u_II . Где действительное равенство αu_I= u_II отвечает значению α , равному α = tgϕ₁ или α = tg(π/4-ϕ₁) - тангенсу углов ϕ₁ или π/4-ϕ₁ для четного и нечетного целого числа n октантов в угле ϕ = ϕ₁+nπ/4 соответственно.

В построении прототипа в качестве дополнения к работе следящей системы предусмотрен также логический блок запрета прохождения импульсов, через который импульсы с формирователя управляющих импульсов в рассмотренном режиме работы следящей системы поступают на счетный вход "C" реверсивного счетчика. Предназначение этого блока заключается в следующем. При переходе от октанта к октанту в измерении угла значение кода на выходе счетчика в одних случаях приближается к максимальному (к логический "1" на всех разрядах), после чего начинает уменьшаться, а в других случаях отсчетное значение кода на выходе счетчика приближается к нулевому (к логическим "0" на всех разрядах счетчика), после чего начинает возрастать. При этом в этих пограничных точках перехода от октанта к октанту вероятностно может возникать такая ситуация, когда при всех логических "1" на выходе счетчика направление счета оказывается в сторону увеличения счета, а когда на выходе счетчика образуется все логические "0" направление счета оказывается в обратном направлении. В этом случае при подаче импульса на счетный вход счетчиц "C" все "единицы" на выходе счетчика переходят в "нули" или, наоборот, все "нули" переходят в "единицы". Чтобы исключить возможность таких переходов, в этих случаях запрещается прохождение импульсов на счетный вход реверсивного счетчика.

Следящая система позволяет определять коэффициент α в качестве тангенса углов α = tgϕ₁ и α = tg(π/4-ϕ₁) в дискретном исчислении α_i коэффициента α по двоичному коду k_i на цифровом входе УЦАП применительно к тому соответствию между ними, что весь интервал 0 ≤ α ≤ I значений для α подразделяется на число равных частей, равное числу значений k_i двоичного кода, равному 2^p, где p - число разрядов двоичного кода, используемого в работе УЦАП. Где подразумевается, что i-е значение кода k_i в порядке исчисления двоичного кода, начиная с нулевого значения кода, указывает в своем дискретном обозначении на такую величину коэффициента α , равную α_i , в которой укладывается, начиная с нуля, число i равных частей из подразделения интервала на 2^p частей.

В приложении к этому исходному результату в определении угла ϕ₁, достаточному для определения угла ϕ₁ по дискретным значениям α_i коэффициента α, представляющим tgϕ₁ и tg(π/4-ϕ₁) для четного и нечетного целого числа октантов в угле ϕ = ϕ₁+nπ/4, следующим функциональным построением в определении угла ϕ₁ является формальное преобразование кода k_i по его тангенсному предназначению в двоичный код k_i по отображению угла ϕ₁ с тем же числом разрядов для исчисления угла ϕ₁ на основе подразделения интервала значений 0 ≤ ϕ₁ ≤ π/4 для угла ϕ₁ на 2^pравных частей. Реализуется это преобразование посредством арктангенсного ПЗУ, соединенного с цифровыми входами УЦАП, и блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, одни входы которых соединены с выходом младшего разряда кода октантов, а другое - с выходами арктангенсного ПЗУ, где наличие блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ позволяет преобразовать дополнительный угол π/4-ϕ₁ для угла ϕ₁ до величины октанта в угол ϕ₁. Полученные в результате такого преобразования p-разрядов двоичного кода k_i угла ϕ₁ становятся младшими разрядами в определении угла ϕ = ϕ₁+nπ/4 старшими по отношение к которым являются разряды по исчислению целого числа октантов в угле ϕ, вместе с которыми весь интервал значений 0 ≤ ϕ ≤ 2π для угла ϕ в исчислении угла ϕ посредством двоичного кода подразделяется на 2^3+p равных частей, где по наличному коду определяется, сколько таких частей содержится в угле ϕ .

Недостатком работы преобразователя угла поворота вала в код в его построении согласно прототипу является реверсивная работа следящей системы в отслеживании угла внутри октанта. Для неподвижного вала и при малых скоростях вращения вала такая работа следящей системы образует излишнюю информацию в определении углового положения вала, затрудняющую ее использование. Этот недостаток устраняется в прототипе посредством устройства согласно пункта два формулы изобретения, позволяющего записывать результаты, полученные следящей системой, по переходу направления счета для реверсивного счетчика только с прямого счета на обратный или только с обратного счета на прямой, оставляя на выходе этого устройства только те результаты следящей системы, которые соответствуют моменту перехода направления счета для реверсивного счетчика с прямого на обратный или только с обратного на прямой. Вместе с этим с переходом к увеличению скорости вращения вала в любом случае реверсивная работа следящей системы приводит к замедлению скорости отслеживания угла к изменению угла. Угол в направлении своего изменения уходит вперед, и реверсивная отработка счетчика шаг назад приводит к дополнительной потребности догнать угол и перегнать угол до следующего обратного отсчета на один шаг, который опять вызывает дополнительную к изменению угла потребность догонять угол, и т.д. В этом процессе отслеживания углового положения вала вместе с наращиванием скорости вращения вала сокращается возможность отслеживания углового положения вала по всей последовательности угловых значений в измерении угла при его измерении на основе записи показаний углового положения вала по изменению направления отсчета для реверсивного счетчика с отсчета вперед к шагу назад по отношению к направлению вращения вала. При такой записи углового положения вала возможно отслеживание углового положения вала по всей последовательности угловых значений в измерении угла только до скоростей вращения вала в одну треть от предельной скорости N об/мин вращения вала, до которой сохраняется возможность отслеживания углового положения вала. При этом предельная скорость N об/мин вращения вала, до которой сохраняется возможность для отслеживания углового положения вала, определяется по формуле где f = 2π/ω - частота в герцах напряжения возбуждения для синусно-косинусного датчика, а n = 3+p - число разрядов двоичного кода, посредством которых интервал значений 0 ≤ ϕ ≤ 2π для угла ϕ подразделяется на 2ⁿ частей для дискретного исчисления угла ϕ.

Целью настоящего изобретения является устранение реверсивной составляющей в работе следящей системы преобразователя.

Данная цель достигается тем, что в состав преобразователя вводятся второй Д-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент смещения напряжения и второй компаратор, один вход которого соединен с выходом умножающего цифроаналогового преобразователя, а другой - с выходом элемента смещения напряжения, подключенного ко второму аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, выход второго компаратора соединен с Д-входом второго Д-триггера, вход синхронизации которого соединен со входом синхронизации основного Д-триггера, выход второго Д-триггера соединен с другим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, один вход которого соединен с выходом основного Д-триггера, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с дополнительным входом логического блока запрета прохождения импульсов.

Это построение, в котором та же цель может достигаться посредством подключения элемента смещения напряжения по его предназначению к любому входу первого и второго компаратора.

На фиг. 1 приведена функциональная схема преобразователя.

На фиг. 2 приведено типичное подключение операционного усилителя (см. Дж. Ленк. Электронные схемы. Практическое руководство. - М.: Мир, 1985, стр. 282), параметры которого удовлетворяют соотношению: На фиг. 3 приведен вариант исполнения элемента смещения напряжения, предусмотренного к смещению, на основе типичного подключения операционного усилителя фиг. 2 в качестве повторителя R₁ = R₂ = R₃ = R; R₄_→ ∞, для которого U_вх1 = U_вх2 = U_II, где смещение напряжения U_II, предусмотренного к смещению, осуществляется на постоянную величину посредством регулировки "смещения нуля", предусмотренной в схеме усилителя.

На фиг. 4 в качестве элемента смещения напряжения, предусмотренного к смещению, приводится типичное подключение операционного усилителя с двумя входами. Резисторы R₁ и R₂ в этом построении берутся равными R₁=R₂. Инверсный вход в этом случае является входом инверсного повторителя. В качестве такового используется для подключения к напряжению, подлежащему смещению. Посредством второго входа задается нужная величина смещения для напряжения, поступающего на инверсный вход. В частности, второй вход может быть подключен к напряжению U_I, поступающему на вход УЦАП. В этом случае нужная величина U_см смещения напряжения, поступающего на инверсный вход, определяется подбором резисторов R₃ и R₄ на основе соотношения При этом подразумевается, чтобы элемент смещения напряжения, являясь инвертором, давал результат нужного знака как повторитель, для его подключения изыскивается или выстраивается напряжение , инверсное к U_II. Вместе с тем эти особенности и возможности подключения элемента смещения напряжения с двумя входами рассматриваются как свои отличительные возможности подключения элементов смещения напряжения одного предназначения. Поэтому в функциональном построении преобразователя, приведенном на фиг. 1, они опущены.

Преобразователь содержит синусно-косинусный датчик 1, формирователь управляющих импульсов 2, блок операционных усилителей, выявителя октантов и аналоговой коммутации 3, умножающий цифроаналоговый преобразователь (УЦАП) 4, компаратор 5, основной Д-триггер 6, логический блок запрета прохождения импульсов 7, реверсивный счетчик 8, арктангенсное ПЗУ 9, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент смещения напряжения 11, компаратор 12, Д-триггер 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14.

Следящая система преобразователя угла поворота вала в код работает следующим образом. На вход следящей системы поступают два однополярных напряжения U_I и U_II, где U_I ≥ U_II. Первое из этих напряжений поступает на аналоговый вход УЦАП. Двоичный p-разрядный код к_i на цифровом входе УЦАП 4 задается реверсивным счетчиком, где индекс i указывает порядковый номер двоичного кода в обычном десятичном исчислении, приведенный в соответствии с двоичным исчислением кода от "0" на всех разрядах двоичного кода до "1" на всех разрядах двоичного p-разрядного кода. Общее число значений двоичного когда k_i составляет 2^p. Десятичная нумерация i значений кода k_i начинается с i = 0 до i = 2^p - 1. В соотносительности с десятичной нумерацией кода на цифровом входе УЦАП, поступающее на вход УЦАП напряжение U_I приобретает на выходе УЦАП величину, определяемую произведением (U_I/2^p)•i, что можно интерпретировать и как умножение напряжения U_I посредством УЦАП на коэффициент α_i= i/2^p c дискретным нарастанием его величины в рамках интервала значений 0 ≤ α_i < I , и как получение посредством УЦАП подразделения входного напряжения U_I на 2^p частей и реализаций того, сколько таких частей образует величину напряжения на выходе УЦАП.

Следующими элементами следящей системы являются два компаратора 5 и 12. На первые входы этих компараторов поступает напряжение с выхода УЦАП. На второй вход первого из них поступает второе напряжение U_II из двух напряжений U_I и U_II, поступающих на вход следящей системы. На второй вход другого компаратора это же напряжение U_II поступает через элемент смещения напряжения 11, в результате чего на втором входе компаратора 12 образуется напряжение U_II + U_см, где полагается U_см > 0. В дополнение к этому построению, образующему сравнение напряжении U_II и U_II + U_см с напряжением α_iu_I , к выходам компараторов 5 и 12 подключены Д-триггеры 6 и 13, предназначенные для синхронной записи показаний компараторов. Посредством записанных показаний компараторов устанавливается направление счета для реверсивного счетчика и свои возможности для прохождения импульса на счетный вход "C" реверсивного счетчика через логический блок запрета прохождения импульсов. С учетом этого после каждой записи сравнения напряжений на счетный вход реверсивного счетчика через логический блок запрета прохождения импульсов направляется единственный импульс. При этом каждый раз режим работы блока запрета прохождения импульсов и реверсивного счетчика определяется следующими обстоятельствами. Логический блок запрета прохождения импульсов закрыт для прохождения импульсов на счетный вход реверсивного счетчика в трех случаях. В первом и втором случае запрет прохождения импульсов образуется тогда, когда на всех разрядах реверсивного счетчика логические "0" и обратное направление счета и когда на всех разрядах реверсивного счетчика логические "1" и прямое направление счета. Этим обеспечивается работа следящей системы в пределах интервала значений двоичного кода от "0" на всех разрядах до "1" на всех разрядах, исключается вероятностный выход за пределы этого интервала при равенстве напряжений α_iu_I= u_II= 0 и в приближении к равенству α_iu_I_→ u_I= u_II .

Третий случай запрета прохождения импульсов на счетный вход реверсивного счетчика наступает тогда, когда напряжение α_iu_I на первых входах компараторов 5 и 12 образует с напряжениями U_II и U_II + U_см на вторых входах компараторов неравенство: u_I < α_iu_I < u_I+u_см .

В этом случае на выходах компараторов 5 и 12 образуются разные показания. На выходе основного Д-триггера 6 образуется логический "0", а на выходе Д-триггера 13 логическая "1".

Этим обуславливается логическая "1" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, входы которого подключены к выходам Д-триггеров 6 и 13, а выход подключен к одному из логических входов на логическом блоке запрета прохождения импульсов. Посредством логической "1" на этом входе и образуется запрет прохождения импульсов на счетный вход "C" реверсивного счетчика.

Во всех остальных случаях после каждой записи сравнения напряжений происходит поступление на счетный вход реверсивного счетчика очередного импульса. Вместе с этим, если α_iu_I < u_II < u_II+u_см, происходит с каждым импульсом увеличение напряжения α_iu_I за счет увеличения коэффициента α_i . Если же α_iu_I> u_II+u_см>u_II , происходит с каждым импульсом уменьшение напряжения α_iu_I за счет уменьшения коэффициента α_i . При этом в любом случае следящая система стремится к тому, чтобы на выходе УЦАП было такое напряжение, которое удовлетворяло бы неравенству: u_II< α_iu_I< u_II+u_см (I),
наличие которого обуславливается для работы следящей системы. С этой целью величина напряжения смещения U_см берется удовлетворяющей неравенству U_см ≥ U_I/2^p. В противном же случае может происходить реверсивная работа следящей системы, так как при U_см < U_I/ 2^p изменение напряжения α_iu_I на α_i+1u_I и обратно может перекрывать и напряжение U_II, и напряжение U_II + U_см, т.е. при таком изменении может быть то меньше обоих, то больше обоих из этих напряжений.

Неравенство (1) для данного кода k_i на УЦАП, посредством изменения которого образуется дискретное изменение напряжения α_iu_I, существует для напряжения U_II в пределах двух граничных значений: при равенстве левой и средней части неравенств (1), т.е. u_II= α_iu_I , и при равенстве правой и средней части неравенства (1), т.е. u_II=α_iu_I-u_см.

С учетом этого неравенство (1) приобретает другой вид записи:
α_iu_I-u_см< u_II< α_iu_I. (2)
В соответствии с неравенством (2) работа следящей системы построена таким образом, что код на цифровом входе УЦАП и вместе с этим дискретная составляющая α_i напряжения α_iu_I остаются неизменными в пределах нахождения и изменения напряжения U_II от левого граничного значения до правого граничного значения и обратно. С увеличением же напряжения U_II до правого граничного значения или с переходом правого граничного значения происходит увеличение кода на единицу младшего разряда и вместе с ним увеличение коэффициента α_i на дискретную величину 1/2^p, определяемую изменением кода на единицу младшего разряда. Вместе с этим происходит смещение или увеличение и левого и правого граничного напряжения в неравенстве (2) на величину _I/2^p. В результате этого неравенство (2) приобретает новые граничные значения:
α_i+1u_I-u_см< u_II< α_i+1u_I,
где α_i+1= α_i+1/2^p .

По аналогии с этим с уменьшением напряжения U_II или с переходом напряжения U_II левого граничного значения, и левое и правое граничные напряжения в неравенстве (2) уменьшаются на величину U_I/2^p, приобретая новые граничные значения:
α_i-1u_I-u_см< u_II< α_i-1u_I,
где α_i-1= α_i-1/2^p.

При этом можно обратить внимание на работу следящей системы в двух случаях, когда U_см > U_I/2^p и когда U_см = U_I/2^p.

В первом случае работа следящей системы характеризуется двумя параметрами. Ошибкой в измерении напряжения U_II при любом коде на УЦАП и известном напряжении U_I на величину напряжения смещения U_см. Вторым параметром является разрешающая способность, с которой можно измерять изменение напряжения при его изменении в одну сторону. В этом случае изменение кода на УЦАП от начала одного значения до другого после появления первого соответствует изменению напряжения U_II в сторону изменения кода на дискретную величину U_I/2^p изменения граничного напряжения. Такая работа следящей системы по двум параметрам напоминает работу механической системы с люфтом между приводом и исполнением, с попыткой определить точность исполнения на основе метрики привода для исполнения.

При работе следящей системы с напряжением смещения U_см = U_I/2^p имеет место совпадение точности измерения напряжения U_II с разрешающей способностью и точностью измерения изменения напряжения в одну сторону, однако в условиях лишь строгого соблюдения неравенства (2), т.е. исключая задержку изменения напряжения U_II при переходе через граничное значение. Действительно, при U_см= U_II/2^p неравенство (2) переходит к следующим граничным значениям:
α_i-1u_I< u_II< α_iu_I, (3) (3)
где правая часть неравенства определяется действительным кодом на цифровом входе УЦАП, в то же время левая часть неравенства соответствует величине напряжения на выходе УЦАП при коде на УЦАП, отличающемся от действительного кода на УЦАП на единицу младшего разряда в меньшую сторону. В силу этого это неравенство имеет разницу между граничными напряжениями, совпадающую с величиной смещения граничных напряжений в ту и другую сторону при изменении кода на УЦАП на единицу младшего разряда.

Вместе с этим, если напряжение U_II совпадает с граничным напряжением или в своем изменении задерживается на граничной величине, то образуется поочередная работа компараторов на базе условий неопределенности для работы компараторов. Так, если напряжение U_II в момент записи сравнения напряжений оказалось равным правой части неравенства (3), то налицо неравенство между левой и средней частью неравенства (3), чему соответствует наличие логической "1" на выходе компаратора 12. В свою очередь компаратор 5 в силу равенства напряжений на его входах может показать как логический "0", так рано или поздно логическую "1", наличие которой подразумевает превышение напряжения U_II над правой частью неравенства (3), в результате чего код на входе УЦАП увеличивается на единицу младшего разряда. Вследствие этого граничное напряжение слева от U_II приобретает величину α_iu_I и становится равным напряженно U_II, в то время как граничное напряжение справа от U_II становится больше напряжения U_II на единицу младшего разряда. В результате последнего на компараторе 5 устанавливается логический "0", и теперь уже на компараторе 12 образуется состояние неопределенности, в силу наличия которого рано или поздно на выходе компаратора появится к моменту записи сравнения напряжений логический "0". В результате этого оба граничных напряжения все при том же напряжении U_II уменьшаются на единицу младшего разряда, возвращаясь к предыдущему состоянию (3) для приведенной записи этого состояния. Далее такой процесс изменения граничных напряжений повторяется вплоть до выхода напряжения U_II из равенства с напряжением α_iu_I в большую или меньшую сторону.

В рамках данного построения следящей системы востребованное исключение такой неопределенности в работе следящей системы достигается посредством увеличения напряжения смещения U_см = U_I/2^p на достаточную величину Δu , что приводит к неравенству:
α_i-1u_I-Δu < u_II< α_iu_I.
В этом случае увеличение напряжения U_II до равенства с правым граничным напряжением и с установлением равенства между ними на основе той же неопределенности для работы компаратора 5 рано или поздно на его выходе появится логическая "1", в результате чего это неравенство приобретает следующие граничные напряжения:
α_iu_I-Δu < u_II< α_i+1U_I,
после чего на выходе компаратора 5 образуется логический "0". В то же время это неравенство показывает, что левая часть неравенства как была, так и осталась меньше средней части, вместе с чем на выходе компаратора 12 осталась логическая "1" при полной определенности работы компаратора. Как результат, при дополнительном смещении Δu наличие неопределенности для работы одного из компараторов замыкается на работе этого компаратора, переводящего систему в состояние устойчивого двухстороннего неравенства. При этом напряжение Δu выбирается таким, чтобы при этой разнице между напряжениями для напряжений на одном и другом входе компаратора исключалась неопределенность в работе компаратора, а также наслаивающаяся неопределенность в работе следящей системы.

Возможность создать на этой основе дискретную чистоту в работе следящей системы является одним из положительных качеств данного построения следящей системы.

Еще одна положительная сторона данного построения следящей системы заключается в следующем. В рамках данного построения следящей системы имеется равноценная для создания работы следящей системы возможность подключения элемента смещения напряжения по его предназначению к любому входу каждого из компараторов 5 и 12. Эта положительная сторона данного построения следящей системы приводится в качестве дополнительного пункта изобретения к основному пункту изобретения. В частности, при подключении элемента смещения напряжения, приведенного на фиг. 1 под номером 11, к первому входу компаратора 12 создает условия для работы следящей системы на основе сравнения посредством компараторов 5 и 12 напряжения U_II с напряжениями α_iu_I и α_iu_I-u_см, сообразуясь с неравенством
α_iu_I-u_см< u_II< α_iu_I,
которое полностью совпадает с неравенством (2), приведенным для пояснения работы следящей системы.

В заключение обратим внимание на то, с какой точностью определяется коэффициент α, удовлетворяющий равенству u_II= αu_I для действительных напряжений U_I и U_II. Подставляя это равенство в неравенство (2), получим:
α_i-u_см/u_I< α < α_i.

Если в дополнение к этому положить, что напряжение смещения U_см выбирается равным U_см = U_I/2^p величине изменения напряжения на выходе УЦАП при изменении кода на единицу младшего разряда, получим:
α_i-1/2^p < α < α_i.
Это неравенство показывает, что коэффициент α при данном напряжении смещения определяется с точностью до единицы младшего разряда в подразделении интервала 0 ≤ α ≤ 1 на 2^p частей.

Формула изобретения

Преобразователь угла поворота вала в код, содержащий синусно-косинусный датчик угла, вход которого подключен к выходу генератора, формирователь управляющих импульсов, вход которого соединен со входом синусно-косинусного датчика, блок операционных усилителей, выявителя октантов и аналоговой коммутации, соединенный с первым и вторым выходами синусно-косинусного датчика и с двумя выходами формирователя управляющих испульсов и имеющий трехразрядный выход двоичного кода октантов угла поворота вала и два аналоговых выхода, умножающий цифроаналоговый преобразователь, аналоговый вход которого подключен к первому аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, компаратор, один вход которого подключен к выходу умножающего цифроаналогового преобразователя, а другой вход - ко второму аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, логический блок запрета прохождения импульсов, импульсный вход которого соединен с третьим выходом формирователя управляющих импульсов, основной Д-триггер, вход синхронизации которого соединен со вторым выходом формирователя управляющих импульсов, информационный вход - с выходом компаратора, а выход основного Д-триггера соединен с логическим входом логического блока запрета прохождения импульсов, реверсивный счетчик, вход направления счета которого соединен с выходом основного Д-триггера, а выход - с цифровыми входами умножающего цифроаналогового преобразователя, арктангенсного ПЗУ и логического блока запрета прохождения импульсов, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, одни входы которых соединены с выходом младшего разряда двоичного кода октанто в угла блока операционных усилителей, выявителя октантов и аналоговой коммутации, а другие входы - с выходами арктангенсного ПЗУ, отличающийся тем, что в него введены второй Д-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент смещения напряжения и второй компаратор, один вход которого соединен с выходом умножающего цифроаналогового преобразователя, а другой - с выходом элемента смещения напряжения, подключенного ко второму аналоговому выходу блока операционных усилителей, выявителя октантов и аналоговой коммутации, выход второго компаратора соединен с Д-входом второго Д-триггера, вход синхронизации которого соединен со входом синхронизации основного Д-триггера, выход второго Д-триггера соединен с другим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, один вход которого соединен с выходом основного Д-триггера, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с дополнительным входом логического блока запрета прохождения импульсов.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4