Паритетный распознаватель

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, аналоговых процессоров и др. Паритетный распознаватель содержит инвертор знака (3) и первый релятор, который состоит из компаратора (5), подключенного выходом к первому входу булевого элемента "исключающее ИЛИ" (6), второй вход которого является входом управления первого релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей компаратора (7), выходы которых объединены и образуют выход первого релятора. Первый, второй и третий, четвертый входы первого релятора подключены соответственно к неинвертирующему, инвертирующему входам компаратора (5) и входу замыкающего, входу размыкающего компаратора (7). Первый вход первого релятора заземлен, а третий и объединенные второй, четвертый входы соединены соответственно с выходом и входом инвертора знака (3). Введены аналогичный первому второй релятор, дифференциальный усилитель (2) и сумматор (4). Выход и инвертирующий вход дифференциального усилителя (2) соединены соответственно с входом инвертора знака (3) и вторым входом сумматора (4), подключенного первым входом и выходом соответственно к выходу первого релятора и объединенным второму, третьему входам второго релятора, первый и четвертый входы которого заземлены. Выход и вход управления второго релятора, подключенный к входу управления первого релятора, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами дифференциального усилителя (2). Технический результат: расширение функциональных возможностей за счет обеспечения идентификации равенства двух изменяющихся во времени аналоговых сигналов. 1 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны паритетные распознаватели (см., например, рис. 5г на стр. 12 в журнале "Электронное моделирование", N 2, 1998 г.), которые идентифицируют равенство двух аналоговых сигналов (напряжений), один из которых может изменяться, а другой фиксирован во времени.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных паритетных распознавателей, относятся ограниченные функциональные возможности, так как эти распознаватели не обеспечивают идентификацию равенства двух изменяющихся во времени аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, паритетный распознаватель (патент РФ 2143733, кл. G 06 G 7/25, 1999 г.), который содержит инвертор знака и релятор, состоящий из компаратора, булевого элемента "исключающее ИЛИ", замыкающего и размыкающего ключей, и идентифицирует равенство двух аналоговых сигналов (напряжений), один из которых может изменяться, а другой фиксирован во времени.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, так как прототип не обеспечивает идентификацию равенства двух изменяющихся во времени аналоговых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения идентификации равенства двух изменяющихся во времени аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в паритетном распознавателе, содержащем инвертор знака и первый релятор, который состоит из компаратора, подключенного выходом к первому входу булевого элемента "исключающее ИЛИ", второй вход которого является входом управления первого релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход первого релятора, подключенного первым, вторым и третьим, четвертым входами соответственно к неинвертирующему, инвертирующему входам компаратора и входу замыкающего, входу размыкающего ключей, первый вход первого релятора заземлен, а третий и объединенные второй, четвертый входы соединены соответственно с выходом и входом инвертора знака, особенность заключается в том, что в него введены аналогичный первому второй релятор, дифференциальный усилитель и сумматор, причем выход и инвертирующий вход дифференциального усилителя соединены соответственно с входом инвертора знака и вторым входом сумматора, подключенного первым входом и выходом соответственно к выходу первого релятора и объединенным второму, третьему входам второго релятора, первый и четвертый входы которого заземлены, а выход и вход управления, подключенный к входу управления первого релятора, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами дифференциального усилителя.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа, как наиболее близкого по совокупности существенных признаков аналога, позволил выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна".

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования: - дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений; - замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены; - исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением при этом обычного для такого исключения результата; - увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов; - выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала; - создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат, и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень".

На чертеже представлена схема предлагаемого паритетного распознавателя.

Паритетный распознаватель содержит первый и второй реляторы 1₁ и 1₂, дифференциальный усилитель 2, инвертор 3 знака, сумматор 4. Каждый релятор содержит компаратор 5, подключенный выходом к первому входу булевого элемента "исключающее ИЛИ" 6, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 7₁ и 7₂, выходы которых объединены и образуют выход релятора, подключенного первым, вторым и третьим, четвертым входами соответственно к неинвертирующему, инвертирующему входам компаратора 5 и входам ключей 7₁, 7₂. Инвертирующий вход и выход усилителя 2 соединены соответственно с вторым входом сумматора 4 и объединенными вторым, четвертым входами релятора 1₁, входом инвертора 3, подключенного выходом к третьему входу релятора 1₁, первый вход которого заземлен, а выход соединен с первым входом сумматора 4, подключенного выходом к объединенным второму, третьему входам релятора 1₂, первый и четвертый входы которого заземлены, а выход и вход управления, подключенный к входу управления релятора 1₁, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами усилителя 2.

Работа предлагаемого паритетного распознавателя осуществляется следующим образом. На его первый и второй информационные входы подаются изменяющиеся во времени однополярные (положительные или отрицательные) аналоговые сигналы (напряжения) x₁ и x₂ соответственно; на его управляющем входе фиксируется необходимый управляющий сигнал f∈{0,1}. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 7₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 7₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, выходное напряжение предлагаемого распознавателя определяется выражением где k _→ ∞ есть коэффициент усиления дифференциального усилителя 2.

Согласно (1) предлагаемый распознаватель будет воспроизводить операцию
Здесь идентификация равенства изменяющихся во времени аналоговых сигналов x₁ и x₂ осуществляется по отличному от нуля значению x амплитудной координаты пересечения указанных сигналов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый паритетный распознаватель обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает идентификацию равенства двух изменяющихся во времени аналоговых сигналов.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:
- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, систем автоматического регулирования и управления, аналоговых процессоров и др.;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;
- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость".

Формула изобретения

Паритетный распознаватель, содержащий инвертор знака и первый релятор, который состоит из компаратора, подключенного выходом к первому входу булевого элемента "исключающее ИЛИ", второй вход которого является входом управления первого релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход первого релятора, подключенного первым, вторым и третьим, четвертым входами соответственно к неинвертирующему, инвертирующему входам компаратора и входу замыкающего, входу размыкающего ключей, первый вход первого релятора заземлен, а третий и объединенные второй, четвертый входы соединены соответственно с выходом и входом инвертора знака, отличающийся тем, что в него введены аналогичный первому второй релятор, дифференциальный усилитель и сумматор, причем выход и инвертирующий вход дифференциального усилителя соединены соответственно с входом инвертора знака и вторым входом сумматора, подключенного первым входом и выходом соответственно к выходу первого релятора и объединенным второму, третьему входам второго релятора, первый и четвертый входы которого заземлены, а выход и вход управления, подключенный к входу управления первого релятора, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами дифференциального усилителя.

РИСУНКИ

Рисунок 1