Запоминающая ячейка статического зупв

 

Изобретение относится к запоминающей ячейке статического ЗУПВ. Техническим результатом является возможность указанной ячейки оставаться в состоянии высокого тока в запертом состоянии в течение длительного времени. Ячейка содержит бистабильный (BIMOS) транзистор, два резистора, два транзистора, две разрядные шины, две шины слов. 8 з.п. ф-лы, 2 ил.

Изобретение относится к запоминающей ячейке статического ЗУПВ.

Известны запоминающие ячейки статических запоминающих устройств с произвольной выборкой (статических ЗУПВ), в которых триггер служит для запоминания значений потенциала, которые представляют собой логические состояния. При этом триггер выполнен на четырех полевых транзисторах. Запоминающая ячейка содержит, кроме того, два транзистора выбора, которые служат для записи и считывания запоминающей ячейки, затворы которых соединены с шиной слов статического ЗУПВ, и которые соединяют триггер с парой разрядных шин. В целом, таким образом, речь идет о 6-транзисторной запоминающей ячейке. Известна также реализация триггера с двумя полевыми транзисторами так, что получается 4-транзисторная запоминающая ячейка.

В основе изобретения лежит задача создания запоминающей ячейки статического ЗУПВ, которая имеет малую занимаемую площадь.

Эта задача решается за счет запоминающей ячейки статического ЗУПВ согласно пункту 1 формулы изобретения. При этом для запоминания двух логических состояний вместо триггера служит бистабильный полевой транзистор. Одно логическое состояние соответствует запертому, а другое логическое состояние - открытому бистабильному транзистору.

Под бистабильным полевым транзистором здесь должен пониматься транзистор, который имеет гистерезистную характеристику ток-напряжение затвора так, что он только за счет приложения подходящего положительного или, соответственно, подходящего отрицательного порогового напряжения переходит из запертого состояния в состояние высокого тока и наоборот. Значения напряжения затвора между значениями обоих пороговых напряжений не вызывают никакого изменения состояния. Бистабильный транзистор является таким образом управляемым импульсами напряжения, которые только кратковременно превышают по абсолютному значению соответствующее (положительное или отрицательное) пороговое напряжение.

Фиг. 2 изображает ход упомянутой гистерезисной функции бистабильного полевого транзистора, причем напряжение сток-исток U_DS принимается как постоянное и больше определенного минимального значения, при котором начинается гистерезисный участок и которое во время работы бистабильного транзистора не должно понижаться ниже минимального значения. На абсциссе нанесено напряжение затвор-исток U_GS и на ординате - логарифмированный ток стока I. Положительное пороговое напряжение обозначено как UE.

Из работы авторов N. Kistler, E.V. Ploeg, J. Woo и J. Plummer "Breakdown Voltage of Submicron MOSFETs in Fully Depleted SOI" в Microelectronic Manufacturing and Relaibility, выпуск 1802 (1992), стр.202 и т.д. известен полевой транзистор, который может быть использован согласно изобретению в качестве бистабильного полевого транзистора. В указанной публикации описан полностью обедненный (то есть в непроводящем состоянии практически не имеющий в своей области канала никаких свободных носителей заряда) n-канальный полевой транзистор с горизонтальной структурой, который выполнен с использованием КНД-технологии (кремний на диэлектрике). Его область канала является плавающей, то есть не связанной ни с каким постоянным потенциалом.

Часто подложка, на которой расположен бистабильный транзистор, соединена с потенциалом подложки. Тогда является необходимым для достижения плавающей области канала, чтобы она была изолирована от подложки. В случае названного уровня техники это происходит за счет применения КНД-технологии. Бистабильный транзистор может, однако, иначе, чем в названном уровне техники, быть расположен вертикально на полупроводниковой подложке так, что его область канала изолирована от подложки простым образом. Бистабильный транзистор с такой вертикальной структурой может, например, быть изготовлен молекулярно-пучковой эпитаксией. Таким образом могут быть достигнуты длины канала меньше 10 нанометров. В опытах было установлено, что длина канала меньше 100 нм, например 85 нм, является особенно пригодной для изготовления бистабильного транзистора с вертикальной структурой.

Важным для изготовления бистабильного транзистора является то, чтобы его область канала в запертом состоянии была обедненной. В состоянии высокого тока, то есть при приложении напряжения затвора, превышающего положительное пороговое напряжение, тогда происходит пробой транзистора, причем за счет ударной ионизации освобождаются носители заряда. При длинах канала, больших, чем 1 мкм, достаточное обеднение достижимо за счет применения слабо легированной примесями области канала. Более короткие длины канала позволяют области канала с более высокими концентрациями легирующих веществ. Обеднение может достигаться, в частности, за счет расширения запирающего слоя запертого p-n-перехода при приложенном напряжении сток-исток. При более коротких длинах канала, также при более низких напряжениях сток-исток (например, меньше 3В) получается достаточно высокая напряженность поля, которая необходима для пробоя в состоянии высокого тока.

Описанный гистерезисный эффект проявляется следующим образом: если напряжение сток-исток бистабильного полевого транзистора находится выше уже упомянутого минимального значения, которое определяется примененной технологией и размерами транзистора, бистабильный полевой транзистор за счет повышения своего напряжения затвор-исток до значений, выше также устанавливаемого положительного порогового напряжения, может также переводиться из запертого состояния в проводящее или, соответственно, состояние высокого тока. В этом состоянии высокого тока он остается также тогда, когда напряжение затвор-исток снова снижается до значений ниже положительного порогового напряжения, до тех пор, пока оно не опускается ниже минимального значения напряжения сток-исток. Только при приложении достаточного отрицательного напряжения затвор-исток, при котором напряжение становится ниже отрицательного порогового значения, транзистор снова запирается. (Эти пояснения относятся к бистабильным транзисторам n-канального типа. В случае р-канальных транзисторов справедливо соответствующее).

Соответствующая изобретению запоминающая ячейка функционирует по следующему принципу, причем используется гистерезисное поведение бистабильного полевого транзистора: для записи первого логического значения, например логической единицы, бистабильный транзистор за счет приложения подходящего потенциала затвора (при котором превышается положительное пороговое напряжение напряжения затвор-исток) посредством первой разрядной шины переводится в свое состояние высокого тока. Оно будет сохраняться также, если напряжение затвор-исток снова принимает значения ниже положительного порогового напряжения. Второе логическое значение, например логический нуль, записывается, когда путем приложения достаточного отрицательного напряжения затвор-исток (и понижения ниже отрицательного порогового напряжения) бистабильный транзистор переводится из своего состояния высокого тока в запертое состояние. Таким образом, бистабильный транзистор является управляемым за счет импульсов напряжения.

Считывание запоминающей ячейки возможно за счет того, что второй вывод канала соединяют со второй разрядной шиной. Она тогда в соответствии с состоянием бистабильного транзистора заряжается или до значения первого или второго потенциала.

Так как согласно изобретению вместо триггера в уровне технике, который содержит четыре транзистора или два транзистора и два резистора, используется только один единственный бистабильный полевой транзистор и резистор для запоминания, по сравнению с известными решениями может быть сэкономлен по меньшей мере один транзистор и один резистор, за счет чего получается меньшая потребность в площади запоминающей ячейки.

Если для записи в запоминающую ячейку и для считывания из запоминающей ячейки предусмотрен соответственно первый и второй полевой транзистор, то с бистабильным полевым транзистором получается 3-транзисторная запоминающая ячейка вместо известных 6- или соответственно 4-транзисторных запоминающих ячеек.

Является предпочтительным, если первая разрядная шина совпадает со второй разрядной шиной, то есть если имеется только одна разрядная шина. Через нее тогда происходит как запись в ячейку, так и считывание из запоминающей ячейки. Соответствующая изобретению запоминающая ячейка таким образом может содержать или две разрядных шины и одну единственную шину слов для управления первого и второго транзисторов, или только одну единственную разрядную шину и по одной шине слов для управления первого и второго транзисторов. Разумеется, также можно, чтобы имелось по две разрядных шины и по две шины слов.

Предпочтительно, если затвор бистабильного транзистора через второй резистор является соединяемым с третьим потенциалом, который следит за тем, чтобы он ни в какой момент времени не имел неопределенного потенциала. Тогда достигается меньшая подверженность ошибкам запоминающей ячейки.

Наиболее близким аналогом настоящего изобретения является публикация Reisch M. "On bistable behavior and open-base breakdown of bipolar transistors in the avalanche regime-modeling and applications" в IEEE Transactions on electron devices, том 39, номер 39 от 1 июня 1992, страницы 1398-1409, ХР000271788.

В указанной публикации описана запоминающая ячейка статического ЗУПВ (фиг. 9) на основе бистабильного транзистора. К одному из выводов бистабильного транзистора подведен потенциал VCC. Базовый вывод бистабильного транзистора подключен через используемый в качестве переключателя другой транзистор к разрядной шине. В отличие от технического решения по указанной публикации, в котором в качестве бистабильного транзистора используется биполярный транзистор, в заявленном изобретении применяется полевой транзистор.

В последующем изобретение описывается более подробно на примерах выполнения с помощью фигур, на которых показано: фиг. 1 - форма выполнения соответствующей изобретению запоминающей ячейки, фиг. 2 - гистерисная характеристика бистабильного полевого транзистора с фиг.1.

Фиг. 1 показывает бистабильный полевой транзистор BIMOS (Би-МОП), первый вывод канала D которого соединен с первым выводом потенциала VCC и второй вывод канала S которого соединен через первый резистор R1 со вторым потенциалом (земля).

В этом примере выполнения изобретения бистабильный полевой транзистор BIMOS является транзистором n-канального типа. Предположим, что первый потенциал VCC больше второго потенциала (земля). Например, оба потенциала VCC, земля могут быть потенциалами питания интегральной схемы, составной частью которой является запоминающая ячейка статического ЗУПВ. Второй потенциал (земля) может быть в этом случае опорным потенциалом. Поскольку принято, что первый потенциал VCC больше второго потенциала земли, в этом примере выполнения первый вывод канала D бистабильного полевого транзистора BIMOS является его стоком, а второй вывод канала S - его истоком.

Само собой разумеется, возможно выполнять запоминающую ячейку с бистабильным полевым транзистором BIMOS р-канального типа, при котором первый потенциал VCC должен выбираться меньшим, чем второй потенциал (земля).

Затвор G бистабильного полевого транзистора BIMOS на фиг.1 соединен через первый полевой транзистор Т1, который в этом примере выполнения является n-канальным, с первой разрядной шиной BL1. Первый полевой транзистор Т1 является управляемым через первую шину слов WL1, которая соединена с его затвором.

Второй вывод канала S бистабильного полевого транзистора BIMOS через второй полевой транзистор Т2 выполнен с возможностью соединения со второй разрядной шиной BL2, которая в этом примере выполнения является идентичной первой разрядной шине BL1. Второй полевой транзистор Т2 является управляемым через вторую шину слов WL2, которая соединена с его затвором.

Первый транзистор Т1 и второй транзистор Т2 могут быть также р-канальными, так что для их управления должны соответственно изменяться потенциалы обеих шин слов WL1, WL2.

На затворе G бистабильного полевого транзистора BIMOS при открытом первом транзисторе Т1 и втором транзисторе Т2 приложен через второй резистор R2 третий потенциал V3, который в этом примере выполнения является равным второму потенциалу (земля). Через второй резистор R2 обеспечивается то, что затвор G ни в какой из моментов времени не "плавает", то есть никогда не имеет неопределенного потенциала. Значение третьего потенциала V3 должно быть выбрано так, что при открытом первом транзисторе Т1 и втором транзисторе Т2 напряжение затвор-исток U_GS бистабильного полевого транзистора BIMOS не превышает его положительное пороговое напряжение U_E и не является меньшим, чем отрицательное пороговое напряжение U_X, при котором происходит переход из состояния протекания максимального тока в запертое состояние (смотри фиг.2). Второй резистор R2 в этом случае может отпадать, однако запоминающая ячейка вследствие плавающего затвора G может быть подвержена ошибкам функционирования.

Представленная на фиг. 1 запоминающая ячейка функционирует следующим образом: 1) Запись в запоминающую ячейку: Потенциал на втором выводе канала S может, как будет показано ниже, принимать два значения - с одной стороны, значение первого потенциала VCC за вычетом по меньшей мере уже описанного минимального значения напряжения сток-исток _DS, которое необходимо для поддержания состояния высокого тока. С другой стороны, значение второго потенциала земли. Какое из обоих значений будет принято, зависит от того, находится ли бистабильный полевой транзистор BIMOS в запертом состоянии или в состоянии протекания максимального тока. При этом состояние высокого тока бистабильного полевого транзистора BIMOS соответствует, например, запомненной логической единице, а запертое состояние - запомненному логическому нулю.

Предположим, что через вторую шину слов WL2 второй полевой транзистор Т2 должен запираться. В представленном примере выполнения это происходит таким образом, что вторая шина слов WL2 имеет потенциал, являющийся инверсным относительно первого потенциала VCC, то есть имеет одинаковую с ним величину, но противоположный знак. Предположим, что бистабильный полевой транзистор BIMOS находится вначале в своем запертом состоянии (то есть в запоминающей ячейке запомнен, например, логический нуль). В этом случае как на его затворе G, так и на его втором выводе канала S через второй резистор R2 или, соответственно, первый резистор R1 приложен второй потенциал (земля).

Если теперь первый полевой транзистор Т1 за счет заряда первой шины слов WL1 до значения первого потенциала VCC открывается (состояние протекания максимального тока), в запоминающую ячейку может записываться новое запоминаемое значение (например, логическая единица). Для этого перед открыванием первого транзистора Т1 происходит заряд первой разрядной шины BL1 до потенциала (который может быть равен, например, первому потенциалу VCC), который после установления соединения с затвором G бистабильного полевого транзистора BIMOS заряжает его так, что происходит понижение ниже положительного порогового напряжения U_E бистабильного полевого транзистора BIMOS.

Вследствие характерных свойств бистабильного полевого транзистора BIMOS он остается в состоянии протекания максимального тока, если первый полевой транзистор Т1 закрывается и на затворе G бистабильного полевого транзистора BIMOS через второй резистор R2 снова приложен второй потенциал (земля). Важно, чтобы в состоянии протекания максимального тока напряжение сток-исток U_DS никогда не опускалось ниже названного минимального значения. Это может достигаться за счет соответствующего выбора параметров бистабильного полевого транзистора BIMOS и первого резистора R1.

Новая смена запомненного логического состояния возможна только тогда, когда бистабильный полевой транзистор BIMOS снова запирается. Это происходит за счет того, что первая разрядная шина BL1 доводится до отрицательного потенциала, который лежит ниже отрицательного порога гистерезиса U_X бистабильного полевого транзистора BIMOS. Если тогда первый полевой транзистор Т1 открывается, потенциал на затворе G с бистабильного полевого транзистора BIMOS соответствует примерно таковому на разрядной шине BL. Бистабильный полевой транзистор BIMOS закрывается и через первый резистор R1 на втором выводе канала S снова приложен второй потенциал (земля).

2) Считывание запоминающей ячейки: Предположим, что первый полевой транзистор Т1 заперт. Считывание происходит через второй полевой транзистор Т2. Если он открывается, вторая разрядная шина BL2 заряжается до потенциала на втором выводе канала S. При этом выгодно, если перед открыванием второго полевого транзистора Т2 вторая разрядная шина BL2 предварительно заряжается до значения второго потенциала (земля). Дело в том, что если на втором выводе канала S приложен второй потенциал (земля) (бистабильный полевой транзистор BIMOS заперт), то не должен производится перезаряд второй разрядной шины BL2 через высокоомный первый резистор R1. Если же в противоположность этому на втором выводе канала S приложен первый потенциал VCC за вычетом напряжения сток-исток бистабильного полевого транзистора BIMOS (он тогда открыт), то вторая разрядная шина BL2 через бистабильный полевой транзистор BIMOS и второй полевой транзистор Т2 заряжается. За счет этого потенциал на втором выводе канала S кратковременно незначительно падает, однако за счет этого бистабильный полевой транзистор BIMOS еще больше открывается (так как его напряжение сток-исток U_DS за счет этого растет) так, что перезаряд второй разрядной шины BL2 еще больше ускоряется.

При подходящем выборе параметров (значение первого резистора R1 в области тераом) запоминающая ячейка также при открытом бистабильном полевом транзисторе BIMOS имеет только малый ток покоя (так как второй полевой транзистор Т2 закрыт и считывания не происходит), в то время как, с другой стороны, при считывании запоминающей ячейки может достигаться высокий зарядный ток для разрядной шины BL, который протекает через бистабильный полевой транзистор BIMOS. Вторая разрядная шина BL2, как описано выше, предварительно заряжается до значения второго потенциала (земля) так, что зарядный ток никогда не течет через первый резистор R1. Параметры резистора R1 выбраны так, что напряжение между первым потенциалом VCC и вторым потенциалом (земля) в запертом состоянии в основном падает на закрывающемся бистабильном полевом транзисторе BIMOS так, что на втором выводе канала S приложен примерно потенциал земли. В состоянии протекания максимального тока в противоположность этому на втором выводе канала S приложена разность между первым потенциалом VCC и минимальным значением напряжения сток-исток.

За счет считывания через второй транзистор Т2 состояние запоминания запоминающей ячейки, то есть состояние бистабильного полевого транзистора BIMOS (запертое состояние или состояние высокого тока), остается неизменным. Изменение состояния запоминания может быть достигнуто только через первый полевой транзистор Т1 и первую разрядную шину BL1.

Для того чтобы при открытом первом полевом транзисторе Т1 между затвором G бистабильного полевого транзистора BIMOS и вторым потенциалом (земля) тек только малый ток, второй резистор R2 также должен выбираться по возможности высокоомным.

В изобретении предлагается предпочтительный вариант 3-транзисторной запоминающей ячейки статического ЗУПВ. Эксперименты с вертикальным бистабильным полевым транзистором BIMOS показали, что он остается в течение длительного времени в состоянии протекания максимального тока и в запертом состоянии, в то время как на его затворе G приложен второй потенциал земли. Экспериментально подтвержденными являются времена запоминания более четырех часов. Гистерезисная кривая напряжения затвора (фиг.2) может циклически проходиться без изменения.

Формула изобретения

1. Запоминающая ячейка статического ЗУПВ, содержащая бистабильный (BIMOS) транзистор, соединенный с первой разрядной шиной (BL1) через первый транзистор (Т1) и соединенный с первым выводом потенциала (VCC), отличающаяся тем, что бистабильный (BIMOS) транзистор является бистабильным полевым транзистором, первый вывод канала (D) которого соединен с первым выводом потенциала (VCC), второй вывод канала (S) соединен через первый резистор (R1) со вторым потенциалом (земля), а затвор (G) бистабильного полевого транзистора (BIMOS) соединен через первый транзистор (Т1) с первой разрядной шиной (BL1), при этом второй вывод канала (S) выполнен с возможностью подключения через второй транзистор (Т2) ко второй разрядной шине.

2. Запоминающая ячейка по п.1, отличающаяся тем, что затвор (G) бистабильного полевого транзистора (BIMOS) соединен через второй резистор (R2) с третьим потенциалом (V3).

3. Запоминающая ячейка по любому из пп.1 и 2, отличающаяся тем, что перед процессом считывания вторая разрядная шина (BL2) является предварительно заряжаемой до значения второго потенциала (земля).

4. Запоминающая ячейка по любому из пп.1-3, отличающаяся тем, что при процессе записи первая разрядная шина (BL1) имеет по выбору один из двух потенциалов разной полярности.

5. Запоминающая ячейка по п.4, отличающаяся тем, что оба потенциала разной полярности имеют то же значение, что и первый потенциал (VCC).

6. Запоминающая ячейка по любому из пп.1-5, отличающаяся тем, что первый транзистор (Т1) является первым полевым транзистором (Т1),затвор которого соединен с первой шиной слов (WL1).

7. Запоминающая ячейка по любому из пп.1-6, отличающаяся тем, что второй транзистор (Т2) является вторым полевым транзистором (Т2), затвор которого соединен со второй шиной слов (WL2).

8. Запоминающая ячейка по п.7, отличающаяся тем, что первая шина слов (WL1) идентична второй шине слов (WL2).

9. Запоминающая ячейка по любому из пп.1-7, отличающаяся тем, что первая разрядная шина (BL1) идентична второй разрядной шине (BL2).

РИСУНКИ

Рисунок 1, Рисунок 2