Способ частотно-импульсного преобразования непрерывного сигнала и интегральный преобразователь для его реализации

 

Использование: для преобразования непрерывного сигнала в частоту с высокими требованиями к точности преобразования. Технический результат заключается в повышении точности преобразования входного сигнала и уменьшении относительной погрешности при его возрастании. Способ частотно-импульсного преобразования непрерывного сигнала основан на формировании дополнительного сигнала путем интегрирования непрерывного сигнала и непрерывной компенсации дополнительного сигнала путем интегрирования калиброванного по уровню и длительности эталонного сигнала от момента достижения дополнительным сигналом заданного значения до момента достижения им такого же значения противоположного знака и формировании выходного частотно-импульсного сигнала по результату вычитания соседних интервалов между указанными достижениями заданных значений. Интегральный преобразователь, реализующий предлагаемый способ, содержит интегратор, релейный элемент с гистерезисом, управляемые стабилизаторы тока, генератор, D-триггеры, блок формирования частотно-импульсного сигнала, который преобразует результат сравнения времени нахождения в единичном состоянии D-триггеров в выходной частотно-импульсный сигнал. 2 c. и 1 з.п. ф-лы, 2 ил.

Изобретение относится к области электронной техники и может быть использовано для преобразования непрерывного сигнала в частоту в устройствах с высокими требованиями к точности преобразования.

Известен способ частотно-импульсного преобразования непрерывного сигнала, реализованный в [1], основанный на формировании дополнительного сигнала путем интегрирования входного сигнала, компенсации дополнительного сигнала путем интегрирования калиброванного по уровню эталонного сигнала в течение времени от момента достижения дополнительным сигналом заданного значения до момента достижения им нуля.

Недостаток этого способа состоит в низкой точности преобразования и в нелинейной зависимости выходной частоты от входного сигнала.

Известен преобразователь напряжения в частоту, описание которого приведено в [1], содержащий последовательно соединенные интегратор, компаратор, генератор тока, охваченные отрицательной обратной связью на вход интегратора.

Недостаток известного устройства состоит в низкой точности преобразования и в нелинейной зависимости выходной частоты от входного сигнала.

Наиболее близким техническим решением к предлагаемому способу частотно-импульсного преобразования непрерывного сигнала является способ, реализованный в [2], включающий формирование дополнительного сигнала путем интегрирования входного сигнала, компенсацию дополнительного сигнала путем интегрирования калиброванного по уровню и длительности эталонного сигнала.

Недостаток этого способа состоит в том, что при больших значениях входного сигнала не обеспечивается заданная высокая точность.

Известен интегральный преобразователь - прототип, описание которого приведено в [2], содержащий последовательно соединенные интегратор и релейный элемент с гистерезисом, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя.

Недостаток известного устройства состоит в том, что при больших значениях входного сигнала оно не обеспечивает заданной высокой точности.

Задача изобретения - повышение точности частотно-импульсного преобразования непрерывного сигнала за счет формирования эталонного импульсного сигнала разной длительности, зависящей от величины входного сигнала.

Эта задача достигается тем, что способ частотно-импульсного преобразования непрерывного сигнала, включающий формирование дополнительного сигнала путем интегрирования входного сигнала, компенсацию дополнительного сигнала путем интегрирования калиброванного по уровню и длительности эталонного сигнала, отличается тем, что компенсацию дополнительного сигнала осуществляют непрерывно эталонным сигналом, кратным по времени фиксированному интервалу Т₀, от момента достижения дополнительным сигналом заданного значения до момента достижения им такого же значения противоположного знака, причем, в эти же моменты изменяют знак эталонного сигнала, а выходной сигнал формируют в виде отношения алгебраической суммы числа интервалов Т₀ эталонного сигнала с учетом его знака за промежуток времени между двумя соседними достижениями дополнительным сигналом заданного значения одного и того же знака к этому промежутку времени.

Интегральный преобразователь, содержащий последовательно соединенные интегратор и релейный элемент с гистерезисом, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя, дополнительно содержит первый и второй D-триггеры, первый и второй элементы И, первый и второй элементы НЕ, генератор и блок формирования частотно-импульсного сигнала, первый и второй выходы которого соединены с выходными шинами положительного и отрицательного сигнала соответственно, а первый вход соединен с выходом второго элемента НЕ и первыми входами первого и второго элементов И, второй вход блока формирования частотно-импульсного сигнала соединен с выходом первого элемента И, третий вход соединен с выходом второго элемента И, четвертый вход соединен с выходом первого D-триггера, входом первого управляемого стабилизатора тока и вторым входом второго элемента И, при этом выход релейного элемента с гистерезисом соединен с D-входом второго D-триггера и входом первого элемента НЕ, выход которого соединен с D-входом первого D-триггера, С-вход которого соединен с выходом генератора, С-входом второго D-триггера и входом второго элемента НЕ, выход второго D-триггера подключен ко входу второго управляемого стабилизатора тока и второму входу первого элемента И.

Блок формирования частотно-импульсного сигнала содержит первый и второй реверсивные счетчики, цифровой компаратор, третий и четвертый элементы НЕ, третий и четвертый элементы И, одновибратор и элемент задержки, выход которого соединен с R-входом первого реверсивного счетчика, суммирующий вход которого соединен со вторым входом, а вычитающий вход соединен с третьим входом блока формирования частотно-импульсного сигнала, четвертый вход которого подключен ко входу одновибратора, а первый вход подключен ко вторым входам третьего и четвертого элементов И, первые входы которых соединены с выходом третьего элемента НЕ, соединенного своим входом с выходом А = В цифрового компаратора, входная шина В которого соединена с выходной шиной Q второго реверсивного счетчика, входная шина А подключена к выходу старшего разряда второго реверсивного счетчика, к входу четвертого элемента НЕ и к третьему входу второго элемента И, суммирующий вход второго реверсивного счетчика соединен с выходом четвертого элемента И и вторым выходом блока формирования частотно-импульсного сигнала, вычитающий вход подключен к выходу третьего элемента И и к первому выходу блока формирования частотно-импульсного сигнала, вход РЕ второго реверсивного счетчика соединен с выходом одновибратора и входом элемента задержки, a D-входы соединены с Q выходами первого реверсивного счетчика, выход четвертого элемента НЕ соединен с третьим входом третьего элемента И.

На фиг.1. приведена блок-схема интегрального преобразователя, реализующего предлагаемый способ, на фиг.2. приведена структурная схема блока формирования частотно-импульсного сигнала.

На фиг. 1: 1 - вход интегрального преобразователя, 2 - интегратор, 3 - первый управляемый стабилизатор тока, 4 - второй управляемый стабилизатор тока, 5 - релейный элемент с гистерезисом, 6 - первый D-триггер, 7 - второй D-триггер, 8 - первый элемент И, 9 - второй элемент И, 10 - первый элемент НЕ, 11 - второй элемент НЕ, 12 - генератор, 13 - блок формирования частотно-импульсного сигнала, 14 - выходная шина положительного сигнала, 15 - выходная шина отрицательного сигнала.

На фиг. 2: 16 - первый вход, 17 - второй вход, 18 - третий вход, 19 - четвертый вход, 20 - первый реверсивный счетчик, 21 - второй реверсивный счетчик, 22 - цифровой компаратор, 23 - третий элемент НЕ, 24 - четвертый элемент НЕ, 25 - третий элемент И, 26 - четвертый элемент И, 27 - одновибратор, 28 - элемент задержки, 29 - первый выход, 30 - второй выход.

В интегральном преобразователе вход 1 соединен с третьим входом интегратора 2, первый и второй входы которого соединены с выходом первого 3 и второго 4 управляемых стабилизаторов тока соответственно, выход интегратора 2 соединен со входом релейного элемента с гистерезисом 5, выход которого соединен со входом первого элемента НЕ 10 и D-входом D-триггера 7, С-вход которого соединен с выходом генератора 12, С-входом первого D-триггера 6 и входом второго элемента НЕ 11. Первый вход блока формирования частотно-импульсного сигнала 13 соединен с выходом второго элемента НЕ 11 и первыми входами первого 8 и второго 9 элементов И, второй и третий входы блока формирования частотно-импульсного сигнала 13 соединены с выходами первого 8 и второго 9 элементов И соответственно, четвертый вход соединен с выходом первого D-триггера 6, входом первого управляемого стабилизатора тока 3 и вторым входом второго элемента И 9. Выход второго D-триггера 7 соединен со входом второго управляемого стабилизатора тока 4 и вторым входом первого элемента И 8. Выход первого элемента НЕ 10 соединен с D-входом первого D-триггера 6, первый и второй выходы блока формирования частотно-импульсного сигнала 13 соединены с выходными шинами положительного 14 и отрицательного 15 сигналов.

В блоке формирования частотно-импульсного сигнала 13 первый вход 16 соединен со вторыми входами третьего 25 и четвертого 26 элементов И, второй вход 17 и третий вход 18 соединены с суммирующим и вычитающим входами первого реверсивного счетчика 20 соответственно, четвертый вход 19 соединен со входом одновибратора 27, выход которого соединен со входом элемента задержки 28 и РЕ-входом второго реверсивного счетчика 21, D-входы которого соединены с Q-выходами первого реверсивного счетчика 20, суммирующий вход соединен с выходом четвертого элемента И 26 и вторым выходом 30, вычитающий вход соединен с выходом третьего элемента И 25 и первым выходом 29, выходная шина Q второго реверсивного счетчика 21 соединена со входной шиной В цифрового компаратора 22, входная шина А которого подключена к выходу старшего разряда второго реверсивного счетчика 21, ко входу четвертого элемента НЕ 24 и третьему входу четвертого элемента И 26. Выход А = В цифрового компаратора 22 соединен со входом третьего элемента НЕ 23, выход которого соединен с первыми входами третьего 25 и четвертого 26 элементов И. Выход четвертого элемента НЕ 24 соединен с третьим входом третьего элемента И 25, выход элемента задержки 28 соединен с R-входом первого реверсивного счетчика 20.

Интегральный преобразователь работает следующим образом. Пусть непрерывный сигнал (входной ток) I_ВХ увеличивается от нуля. В этом случае выходной сигнал U (дополнительный сигнал) интегратора 2 начнет увеличиваться, при U=h срабатывает релейный элемент с гистерезисом 5 и его выходной сигнал U_Р = 1 поступает на D-вход второго D-триггера 7. Импульсом с генератора 12 второй D-триггер 7 переводится в единичное состояние, его выходной сигнал U_Т2=1 включает второй управляемый стабилизатор тока 4, который подключает ток обратной связи I_ОС (эталонный сигнал) ко второму входу интегратора 2. Ток I_ОС компенсирует дополнительный сигнал U и выбирается из условия I_ОС > I_BX.MAX, где I_BX.MAX - максимально возможное значение входного тока. Так как I_OC > I_BX, то выходной сигнал U интегратора 2 начнет уменьшаться до значения U = -h. В течение всего этого времени второй D-триггер 7 находится в единичном состоянии и его выходной сигнал, поступая на второй вход первого элемента И 9, открывает его для прохождения импульсов генератора 12 с выхода второго элемента НЕ 11, подключенного своим выходом к первому входу первого элемента И 8, выходные импульсы f₊ которого поступают на второй вход блока формирования частотно-импульсного сигнала 13. Формирование выходных сигналов ω₊ с первого выхода и сигналов ω_- со второго выхода блока формирования частотно-импульсного сигнала 13 будет рассмотрено ниже.

При U = -h переключается релейный элемент 5 и его выходной сигнал Up = 0 поступает на вход первого элемента НЕ 10, единичный выход которого подается на D-вход первого D-триггера 6. Импульсом с генератора 12 первый D-триггер 6 переводится в единичное состояние, его выходной сигнал U_Т1 = 1 включает первый управляемый стабилизатор тока 3, который подключает ток обратной связи I_ОС к первому входу интегратора 2, после чего его выходной сигнал U начинает увеличиваться до значения U = h. В течение всего этого времени первый D-триггер 6 находится в единичном состоянии и его выходной сигнал, поступая на второй вход второго элемента И 9, открывает его для прохождения импульсов генератора 12 с выхода второго элемента НЕ 11, подключенного своим выходом к первому входу второго элемента И 9, выходные импульсы f_ которого поступают на третий вход блока формирования частотно-импульсного сигнала 13. Так как I_BX > 0, то время Т₁ включенного состояния первого D-триггера 6 больше времени Т₂ включенного состояния второго D-триггера 7, причем, Т₁ и Т₂ связаны соотношением Если Т₀ - период следования импульсов генератора 12, то Т₁=n₁Т₀, Т₂= n₂Т₀, где n₁ и n₂ - число импульсов генератора 12 соответственно за время T₁ и Т₂. Считаем, что за время (Т₁+Т₂) входной сигнал I_BX остается неизменным, тогда из (1) I_BX=I_OC (T₁-T₂)/(T₁+T₂) (2) Иначе говоря, входной сигнал за время (T₁+T₂) определяется временем (T₁-T₂) или числом импульсов (n₁-n₂). Рассмотрим формирование выходного сигнала блоком формирования частотно-импульсного сигнала 13.

Блок формирования частотно-импульсного сигнала 13 (фиг. 2) работает следующим образом. На вход блока 13 поступают сигналы: на первый вход 16 - сигнал с выхода второго элемента НЕ, инвертирующего сигналы генератора 12 (фиг. 1) и обеспечивающего формирование импульса обнуления первого реверсивного счетчика 20 и импульса записи РЕ во второй реверсивный счетчик 21 в моменты отсутствия импульсов f₊ и f_ на суммирующем и вычитающем входах первого реверсивного счетчика 20, на второй вход 17 - сигналы f₊ с выхода первого элемента И 8, определяющие длительность Т₂ (или число импульсов n₂), на третий вход 18 - сигналы f_ с выхода второго элемента И 9, определяющие длительность Т₁ (или число импульсов n₁), на четвертый вход 19 - сигнал с выхода первого D-триггера 6, характеризующий начало периода (T₁+T₂). Сигналы f₊ и f_ поступают на суммирующий и вычитающий входы первого реверсивного счетчика 20 и суммируются в нем до момента поступления на его R-вход импульса обнуления r с выхода элемента задержки 28. При переходе первого D-триггера 6 в единичное состояние (фиг.1) его выходной сигнал U_T1 = 1 поступает на вход 19 (фиг.2) и одновибратор 27 формирует импульс, который поступает на вход РЕ второго реверсивного счетчика 21, осуществляя запись выходных сигналов Q первого реверсивного счетчика 20 по входам D во второй реверсивный счетчик 21, после чего элемент задержки 28 формирует сигнал сброса r на вход R первого реверсивного счетчика 20. Сигнал сброса r формируется один раз по началу периода (T₁+T₂), следовательно, в момент формирования импульса записи РЕ в первом реверсивном счетчике 20 содержится информация (n₁-n₂), характеризующая входной сигнал I_ВХ. С этого момента времени сигнал В с выходов Q второго реверсивного счетчика 21 не равен нулю (В≠0), а сигнал Q_n с выхода старшего разряда второго реверсивного счетчика 21 равен нулю (А=0), иначе, на входных шинах цифрового компаратора 22 образуется состояние, соответствующее условию А≠В. В этом случае выходной сигнал цифрового компаратора А=В равен нулю и выходной сигнал третьего элемента НЕ 23 имеет высокий уровень. Так как сигнал Q_n=0, то выходной сигнал четвертого элемента НЕ 24 имеет высокий уровень. На первом входе третьего элемента И 25 высокий уровень, на третьем входе также высокий уровень и импульсы F, поступающие на второй вход третьего элемента И 25, появляются на выходе ω₊ этого элемента и поступают на первый выход 29 и вычитающий вход второго реверсивного счетчика 21. Такое состояние будет сохраняться до тех пор, пока на шине В цифрового компаратора 22 не образуется сигнал В=0 (второй реверсивный счетчик 21 произведет вычитание (n₁-n₂) импульсов). В результате на входе цифрового компаратора 22 образуется состояние А=В и на выходе А=В этого компаратора образуется высокий уровень, а на выходе третьего элемента НЕ 23 низкий уровень, который блокирует прохождение сигналов F на выход третьего элемента И 25 и счет импульсов вторым реверсивным счетчиком 21 прекращается.

Таким образом, на первом выходе 29 формируется (n₁-n₂) импульсов, соответствующих положительному значению входного сигнала I_BX. Выходной сигнал ω₊ интегрального преобразователя определяется выражением ω₊=(n₁-n₂)/(Т₁+Т₂). (3) Процесс формирования выходных сигналов ω₊ и ω_- будет продолжен после поступления очередного сигнала Р = 1 на четвертый вход 19. В случае отрицательного входного сигнала I_ВХ < 0 выходной код Q первого реверсивного счетчика 20 отрицателен (Q_n=1) и в этом случае по уже описанной схеме четвертый элемент И 26 будет формировать выходные сигналы ω_- на втором выходе 30, соответствующие отрицательному значению входного сигнала I_ВХ.

Эффект от использования предлагаемого изобретения состоит в повышении точности. Оценим точность предлагаемого изобретения. Как следует из (2), точность преобразования зависит от точности задания двух параметров: тока обратной связи I_ОС и точности формирования интервалов Т₁ и Т₂ (от стабильности генератора 12). Однако в случае высокой частоты переключения тока обратной связи I_ОС существенным моментом, влияющим на точность преобразования, является быстродействие элементов, участвующих в формировании тока I_ОС в течение интервалов Т₁ и Т₂. В устройстве-прототипе эти интервалы всегда равны Т₀. Пусть, например, входному току I_MAX=10 мА соответствует частота 100 кГц. В этом случае в устройстве-прототипе интервал Т₀≤10 мкс. Если, например, по каким-либо причинам (например от температуры) произойдет изменение фронта в формировании интервала Т₀ на ΔТ=10 нc, то относительная погрешность δ₁ преобразования будет равна ΔТ/Т₀=0,001, что соответствует 0,1%. В предлагаемом изобретении относительная погрешность преобразования δ₂ оценивается в виде δ₂ = 2ΔT/(T₁-T₂), (4) так как за время (Т₁+Т₂) формируются два импульса тока I_ОС длительностью Т₁ и Т₂.

Выберем в предлагаемом изобретении h=5 I_ОС Т₀. При входном токе I_BX=6 мА и I_ОС= 12 мА Т₁=20 Т₀, Т₂=6 Т₀. Погрешность преобразования δ₂ предлагаемого изобретения будет равна 2 ΔТ/(Т₁-Т₂)= 0,00014, что соответствует 0,014%. Таким образом, точность предлагаемого изобретения значительно выше точности известного решения. Следует также отметить, что в предлагаемом изобретении с увеличением входного сигнала относительная погрешность δ₂ уменьшается, что непосредственно следует из (3) и имеет существенное положительное значение.

Предлагаемая совокупность признаков в рассмотренных автором решениях не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень". В качестве элементов для реализации устройства могут быть использованы логические элементы И, НЕ, триггеры, реверсивные счетчики, цифровой компаратор, одновибраторы, элементы задержки любых серий, например, серии 564, стандартные интеграторы, стабилизаторы тока, кварцевые генераторы.

Литература 1. Авторское свидетельство СССР 921080, кл. Н 03 К 13/20 от 24.07.81. Преобразователь напряжения в частоту.

2. Патент Российской Федерации 2138826, кл. G 01 R 19/252 от 29.09.99. Интегральный преобразователь.

Формула изобретения

1. Способ частотно-импульсного преобразования непрерывного сигнала, включающий формирование дополнительного сигнала путем интегрирования непрерывного сигнала, компенсацию дополнительного сигнала путем интегрирования калиброванного по уровню и длительности эталонного сигнала, отличающийся тем, что компенсацию дополнительного сигнала осуществляют непрерывно эталонным сигналом, кратным по времени фиксированному интервалу Т₀, от момента достижения дополнительным сигналом заданного значения до момента достижения им такого же значения противоположного знака, причем в эти же моменты изменяют знак эталонного сигнала, а выходной сигнал формируют в виде отношения алгебраической суммы числа фиксированных интервалов Т₀ эталонного сигнала с учетом его знака за промежуток времени между двумя соседними достижениями дополнительным сигналом заданного значения одного и того же знака к этому промежутку времени.

2. Интегральный преобразователь, содержащий последовательно соединенные интегратор и релейный элемент с гистерезисом, первый и второй управляемые стабилизаторы тока, включенные в цепи отрицательной обратной связи соответственно на первый и второй входы интегратора, третий вход которого соединен со входом интегрального преобразователя, отличающийся тем, что в него дополнительно введены первый и второй D-триггеры, первый и второй элементы И, первый и второй элементы НЕ, генератор и блок формирования частотно-импульсного сигнала, первый и второй выходы которого соединены с выходными шинами положительного и отрицательного сигнала соответственно, а первый вход соединен с выходом второго элемента НЕ и первыми входами первого и второго элементов И, второй вход блока формирования частотно-импульсного сигнала соединен с выходом первого элемента И, третий вход соединен с выходом второго элемента И, четвертый вход соединен с выходом первого D-триггера, входом первого управляемого стабилизатора тока и вторым входом второго элемента И, при этом выход релейного элемента с гистерезисом соединен с D-входом второго D-триггера и входом первого элемента НЕ, выход которого соединен с D-входом первого D-триггера, С-вход которого соединен с выходом генератора, С-входом второго D-триггера и входом второго элемента НЕ, выход второго D-триггера подключен ко входу второго управляемого стабилизатора тока и второму входу первого элемента И.

3. Интегральный преобразователь по п. 2, отличающийся тем, что блок формирования частотно-импульсного сигнала содержит первый и второй реверсивные счетчики, цифровой компаратор, третий и четвертый элементы НЕ, третий и четвертый элементы И, одновибратор и элемент задержки, выход которого соединен с R-входом первого реверсивного счетчика, суммирующий вход которого соединен со вторым входом, а вычитающий вход соединен с третьим входом блока формирования частотно-импульсного сигнала, четвертый вход которого подключен ко входу одновибратора, а первый вход подключен ко вторым входам третьего и четвертого элементов И, первые входы которых соединены с выходом третьего элемента НЕ, соединенного своим входом с выходом А=В цифрового компаратора, входная шина В которого соединена с выходной шиной Q второго реверсивного счетчика, входная шина А подключена к выходу старшего разряда второго реверсивного счетчика, к входу четвертого элемента НЕ и к третьему входу второго элемента И, суммирующий вход второго реверсивного счетчика соединен с выходом четвертого элемента И и вторым выходом блока формирования частотно-импульсного сигнала, вычитающий вход подключен к выходу третьего элемента И и к первому выходу блока формирования частотно-импульсного сигнала, вход РЕ второго реверсивного счетчика соединен с выходом одновибратора и входом элемента задержки, а D-входы соединены с Q-выходами первого реверсивного счетчика, выход четвертого элемента НЕ соединен с третьим входом третьего элемента И.

РИСУНКИ

Рисунок 1, Рисунок 2