Устройство для задержки сигналов

 

Изобретение относится к импульсной технике. Технический результат заключается в упрощении устройства. Устройство для задержки содержит четырехразрядный двоичный счетчик СЧ 1 импульсов, прямые выходы разрядов которого соединены с входами соответственно двунаправленных ключей ДК 2, 3, 4, 5, соединенных последовательно между резистором 10, подключенным к плюсовой шине 11 питания, и общей шиной 12, и параллельно каждому из которых включены соответствующие коммутирующие узлы 6, 7, 8, 9. Тактовый вход СЧ 1 соединен с тактовым входом 13 устройства. 1 ил.

Изобретение относится к области импульсной техники и может быть использовано в устройствах вычислительной техники и систем управления.

Известно устройство для задержки сигналов (см. авторское свидетельство СССР 951677 от 22.07.80, МКИ Н 03 К 5/13, "Устройство для задержки импульсов", автор П. Н. Смирнов, опубл. 15.08.82, БИ 30), содержащее N-разрядный двоичный счетчик импульсов, тактовый вход которого подключен к тактовому входу устройства, (N-1) первых коммутирующих узлов, второй коммутирующий узел, распределитель и дешифратор. Каждый первый коммутирующий узел содержит один подвижный и два неподвижных контакта, соединенных соответственно с первыми входами дешифратора и прямыми и инверсными выходами соответствующих 1. ..(N-1) разрядов двоичного счетчика импульсов. Второй коммутирующий узел содержит один подвижный контакт, соединенный со вторым входом дешифратора, и неподвижные контакты по числу выходов распределителя, при этом неподвижные контакты соединены с соответствующими выходами распределителя, тактовый вход которого соединен с выходом двоичного счетчика импульсов. Выход дешифратора является выходом устройства. Входы начальной установки двоичного счетчика импульсов и распределителя импульсов объединены между собой и соединены с входом начальной установки устройства.

Недостатками устройства являются его сложность и высокий уровень помехоизлучаемости. Сложность устройства обусловлена использованием в его составе коммутирующих узлов с переключающими контактами, а также использованием как прямых, так и инверсных выходов разрядов двоичного счетчика импульсов. Высокая помехоизлучаемость устройства обусловлена тем, что коммутирующие узлы осуществляют переключение импульсных высокочастотных цепей схемы.

Известно устройство для задержки сигналов (см. патент РФ 2106057 от 09.02.95, МКИ Н 03 К 5/13, "Устройство для задержки сигналов", авторы Дикарев И.И., Шишкин Г.И., опубл. 27.02.98, БИ 6), которое является прототипом и содержит двоичный счетчик импульсов, тактовый вход которого подключен к тактовому входу устройства, коммутирующие узлы по числу разрядов двоичного счетчика импульсов, двунаправленные ключи по числу разрядов двоичного счетчика импульсов и резистор. Каждый коммутирующий узел состоит из двух контактов. Управляющие входы двунаправленных ключей соединены с соответствующими инверсными выходами разрядов двоичного счетчика импульсов. Двунаправленные ключи и контакты коммутирующих узлов, соответствующие разрядам с одинаковым весом, соединены в последовательные цепи, одни из концов которых объединены и подключены к общей шине питания, другие объединены и являются выходом устройства. Выход устройства через вышеупомянутый резистор соединен плюсовой шиной питания устройства.

В устройстве-прототипе частично устранены недостатки, присущие устройству-аналогу: упрощена схема за счет использования простых коммутирующих узлов с двумя контактами и использования одних только инверсных выходов разрядов счетчика импульсов; снижена помехоизлучаемость за счет снижения частоты сигналов, подводимых к коммутирующим узлам устройства. Однако при использовании в составе устройства счетчиков импульсов, имеющих только прямые выходы каждого из разрядов (а таковыми являются большинство схем счетчиков импульсов в интегральном исполнении средней и высокой степени интеграции), для организации инверсных выходов разрядов приходится использовать инверторы, число которых равно числу разрядов счетчика импульсов. Это обстоятельство приводит к необходимости усложнения схемы устройства за счет использования дополнительных инверторов сигналов.

Таким образом, недостатком устройства-прототипа является его сравнительно высокая сложность.

Задачей, решаемой заявляемым изобретением, является создание устройства для задержки сигналов, обладающего более простой схемной реализацией.

Технический результат, заключающийся в упрощении устройства, достигается тем, что в устройстве для задержки сигналов, содержащем двунаправленные ключи по числу разрядов двоичного счетчика импульсов, тактовый вход которого подключен к тактовому входу устройства, выход которого через резистор соединен с плюсовой шиной питания устройства и непосредственно - с входом двунаправленного ключа, соответствующего младшему разряду двоичного счетчика импульсов, а выход каждого двунаправленного ключа соединен с первым контактом соответствующего коммутирующего узла, прямые выходы разрядов двоичного счетчика импульсов соединены с управляющими входами соответствующих двунаправленных ключей, вход каждого из которых соединен с вторым контактом соответствующего коммутирующего узла, выход каждого двунаправленного ключа, соответствующего предыдущему разряду двоичного счетчика импульсов, соединен с входом двунаправленного ключа, соответствующего последующему разряду двоичного счетчика импульсов, выход двунаправленного ключа, соответствующего старшему разряду двоичного счетчика импульсов, подключен к общей шине питания устройства.

Указанная совокупность признаков позволяет упростить устройство для задержки сигналов за счет исключения инверторов сигналов, снимаемых с прямых выходов разрядов двоичного счетчика импульсов.

На чертеже представлена принципиальная электрическая схема устройства для задержки сигналов, реализованная на четырехразрядном двоичном счетчике импульсов.

Устройство для задержки сигналов содержит четырехразрядный двоичный счетчик 1 импульсов, двунаправленные ключи 2, 3, 4, 5, коммутирующие узлы 6, 7, 8, 9, резистор 10, плюсовую щину 11 питания, общую шину 12 питания, тактовый вход 13, вход 14 начальной установки, выход 15. Прямые выходы первого, второго, третьего и четвертого разрядов счетчика соединены с управляющими входами соответственно ключей 2, 3, 4, 5. Коммутирующие узлы 6, 7, 8, 9 выполнены в виде тумблеров, обеспечивающих замыкание и размыкание двух контактов. Первый контакт коммутирующего узла 6 соединен со входом ключа 2, второй - с выходом ключа 2 и с входом ключа 3; первый контакт коммутирующего узла 7 соединен со входом ключа 3, второй - с выходом ключа 3 и с входом ключа 4; первый контакт коммутирующего узла 8 соединен со входом ключа 4, второй - с выходом ключа 4 и с входом ключа 5; первый контакт коммутирующего узла 9 соединен со входом ключа 5, второй - с выходом ключа 5 и с общей шиной 12. Первый вход ключа 2 через резистор 10 подключен к плюсовой шине 11. Тактовый вход счетчика 1 подключен к тактовому входу 13 устройства. R-вход счетчика 1 подключен к входу 14 начальной установки устройства. Первый вход ключа 2 является выходом 15 устройства.

Счетчик 1 реализован на широко распространенной микросхеме средней степени интеграции 564ИЕ10, особенность которой заключается в том, что разрядные выходы счетчика представлены только прямыми выходами Q1-Q4. Двунаправленные ключи 2, 3, 4, 5 реализованы на микросхеме 564КТ3.

Устройство для задержки сигналов работает следующим образом. При подаче напряжения питания на счетчик 1, ключи 2-5 и шину 11 при наличии сигнала "логическая 1" на входе 14 устройства счетчик 1 заблокирован в исходном состоянии. При этом на прямых выходах Q1-Q4 счетчика 1 присутствуют сигналы "логический 0" (двоичный код числа, записанного в счетчик 1, имеет вид: a₁= 0; а₂=0; а₃=0; а₄=0). С помощью коммутирующих узлов 6, 7, 8, 9 задается код задержки.

Если контакты коммутирующих узлов 6-9 замкнуты, сигнал "логический 0" на выходе 15 устройства будет присутствовать сразу же после подачи напряжения питания на шину 11. Учитывая это, удобно все временные задержки, формируемые устройством, отсчитывать от момента подачи напряжения питания на шину 11. В этом случае при замкнутых контактах узлов 6-9 устройством реализуется минимальная (нулевая) задержка выходного сигнала.

Для реализации отличных от нуля задержек и максимальной точности формирования задержек необходимо осуществлять следующую синхронизацию входных сигналов: 1) снятие блокировки (сигнал "логический 0") на входе 14 устройства формировать с минимальной задержкой (t_мин) относительно фронта напряжения питания на шине 11, обеспечивающей начальную установку разрядов счетчика 1; 2) первый тактовый сигнал на входе 13 устройства должен формироваться через время, равное периоду тактовых сигналов относительно фронта напряжения, подаваемого на шину 11.

В этом случае для представленного на чертеже устройства задержка (t₃) и десятичный эквивалент двоичного числа В (b₁, b₂, b₃, b₄) связаны выражением: t₃=T₀•b, (1) где Т₀ - период тактовых сигналов на входе 13 устройства; b - десятичный эквивалент двоичного числа В.

Десятичный эквивалент двоичного числа В вычисляется по формуле: b=b₁+2•b₂+4•b₃+8•b₄. (2) Веса b₁, b₂, b₃, b₄ задаются соответственно коммутирующими узлами 6, 7, 8, 9. Для задания единичного ("логическая 1") значения двоичного кода в i-ом разряде необходимо, чтобы контакты соответствующего i-го коммутирующего узла были разомкнуты.

Максимальная задержка реализуется устройством, когда контакты коммутирующих узлов 6-9 разомкнуты. При этом b₁=b₂=b₃=b₄=1; b=15; t₃=15•T₀.

Рассмотрим работу устройства для случая, когда с помощью коммутирующих узлов 6-9 задан код: b₁=0; b₂=b₃=b₄=1. Для набора указанного кода контакты коммутирующего узла 6 должны быть замкнуты.

Тогда b=0+2•1+4•1+8•1=14, t₃=14•T₀, т.е. выходной сигнал устройства должен быть сформирован при поступлении четырнадцатого тактового сигнала на входе 13 устройства.

При включении напряжения питания (на счетчик 1, двунаправленные ключи 2-5 и шину 11) на выходе 15 устройства присутствует сигнал высокого уровня ("логическая 1"), поскольку ключи 3, 4, 5 разомкнуты (на их управляющих входах - сигналы "логический 0") и разомкнуты контакты коммутирующих узлов 7, 8, 9. Счетчик 1 после снятия блокировки на входе 14 установлен в нулевое исходное состояние. Через время, равное Т₀, первым тактовым сигналом счетчик 1 переключится в состояние: a₁=1, а₂=а₃=а₄=0; при этом ключ 2 будет замкнут, но состояние ключей 3, 4, 5 останется разомкнутым, в результате сигнал на выходе 15 не изменится. При поступлении второго тактового импульса состояние счетчика: а₁=а₃=а₄=0, а₂=1; при этом ключи 2, 4, 5 разомкнуты, ключ 3 замкнут.

Нетрудно видеть, что изменение уровня сигнала на выходе 15 (с уровня "логическая 1" до уровня "логический 0") произойдет, когда будут замкнуты ключи 3, 4, 5. Это произойдет при поступлении на вход 13 устройства четырнадцатого тактового сигнала, при этом счетчик 1 характеризуется состоянием: a₁= 0, а₂=а₃=а₄=1. В результате задержка сигнала на выходе 15 устройства составит 14 периодов входной тактовой частоты.

Для организации нового цикла работы устройства необходимо снять напряжение питания с шины 11, подать сигнал "логическая 1" на вход 14, произвести набор нового требуемого значения задержки с помощью коммутирующих узлов 6-9, после чего подать напряжение питания на шину 11 и с задержкой t_мин относительно фронта напряжения снять сигнал блокировки со входа 14. Для реализации максимальной точности формирования задержки тактовые сигналы на входе 13 должны быть синхронизированы, как указано выше, с фронтом напряжения, подаваемого на шину 11.

Питание счетчика 1 и двунаправленных ключей 2-5 (цепи питания этих блоков на чертеже не показаны) может осуществляться как от шин питания 11, 12, так и от отдельного источника питания.

Как следует из описания, устройство для задержки сигналов функционирует при использовании в его составе счетчика импульсов 1, имеющего только прямые разрядные выходы, причем не требуется осуществлять инверсию сигналов, снимаемых с указанных выходов счетчика 1. Благодаря этому обеспечивается сравнительная простота схемного исполнения.

Изготовлен лабораторный макет устройства для задержки сигналов, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Формула изобретения

Устройство для задержки сигналов, содержащее двунаправленные ключи по числу разрядов двоичного счетчика импульсов, тактовый вход которого подключен к тактовому входу устройства, выход которого через резистор соединен с плюсовой шиной питания устройства и непосредственно - с входом двунаправленного ключа, соответствующего младшему разряду двоичного счетчика импульсов, выход каждого двунаправленного ключа соединен с первым контактом соответствующего коммутирующего узла, отличающееся тем, что прямые выходы разрядов двоичного счетчика импульсов соединены с управляющими входами соответствующих двунаправленных ключей, вход каждого из которых соединен с вторым контактом соответствующего коммутирующего узла, выход каждого двунаправленного ключа, соответствующего предыдущему разряду двоичного счетчика импульсов, соединен с входом двунаправленного ключа, соответствующего последующему разряду двоичного счетчика импульсов, выход двунаправленного ключа, соответствующего старшему разряду двоичного счетчика импульсов, подключен к общей шине питания устройства.

РИСУНКИ

Рисунок 1