Защищенная от манипулирования интегральная схема

 

Изобретение относится к электронной технике и предназначено для защиты от манипулирования информации, содержащейся в интегральной схеме. Технический результат изобретения заключается в повышении надежности защиты. Согласно изобретению схему с защищаемой информацией закрывают экранирующей плоскостью, в которой выполнена сеть со множеством узлов. Часть узлов связана со средствами для сравнения заданного и фактического значений. С помощью этих средств каждый узел проверяют на характеристический выходной ток. Отклонения от характеристического выходного тока приводят к изменению информации, хранящейся в схеме и защищаемой от манипулирования или анализа. 8 з.п.ф-лы, 1 ил.

Изобретение относится к интегральной схеме, в частности к интегральной схеме, которая обеспечивает надежную защиту от анализа и манипулирования даже при использовании современных приборов для анализа и манипулирования.

В последнее время защита интегральных схем от анализа и манипулирования приобретает все большее значение. Существует большая потребность в том, чтобы защитить содержащуюся в интегральной схеме информацию от анализа или изменения неуполномоченными на то третьими лицами. Термин "информация" следует понимать в рамках этой заявки в его самом широком смысле, и он включает в себя, например, данные, системные программы, линии управления и т.п.

Принятый до сих пор метод защиты информации от анализа и манипулирования состоит в том, чтобы хранить эту информацию в как можно более глубокой плоскости интегральной схемы. Таким образом, структурная схема защищена, по меньшей мере, от оптического анализа.

Далее принято закрывать скрытую в глубокой плоскости информацию в вышележащей плоскости относящимися к схеме проводами. Однако трудно осуществить это закрывание на всей площади и последовательно. Кроме того, с помощью современных приборов, таких как FIB, стало возможным удалить используемые для закрывания провода и снова соединить их таким образом, чтобы они не могли больше препятствовать намеренному анализу или манипулированию. Более надежная защита достигается в том случае, когда в верхней плоскости имеется слой с разводкой, используемый специально и только для экранирования критической информации. Таким образом, несущий информацию слой может быть последовательно закрыт. Остается, однако, проблема, заключающаяся в том, что с помощью современного оборудования, такого, например, как FIB, этой плоскостью разводки можно манипулировать и, тем самым, полностью или частично устранить ее защитное действие.

Задачей изобретения является создание интегральной схемы, которая даже при использовании современных приборов для анализа и манипулирования обеспечивает надежную защиту содержащейся в интегральной схеме информации.

Эта задача решается посредством интегральной схемы по п.1 формулы. Предпочтительные формы выполнения приведены в зависимых пунктах.

Изобретение относится, следовательно, к интегральной схеме, содержащей первую плоскость, в которой выполнена схема с защищаемой информацией. Эта первая плоскость называется ниже информационная плоскость. Интегральная схема может быть выполнена, например, в полупроводниковом чипе. Термин "плоскость" не следует понимать при этом таким образом, что речь обязательно должна идти об абсолютно плоской поверхности.

Интегральная схема включает в себя далее, по меньшей мере, одну вторую плоскость, закрывающую первую плоскость с той стороны, с которой информационная плоскость имеет доступ снаружи интегральной схемы. Во второй плоскости, называемой ниже сетевая плоскость, выполнена сеть со множеством узлов. Эта сеть соединена, по меньшей мере, с одним источником тока.

Согласно изобретению, по меньшей мере, одна часть узлов в сетевой плоскости соединена со средствами для сравнения заданного и фактического значений передаваемых соответствующими узлами токов. Сеть выполнена к тому же так, что при питании сети входным током, по меньшей мере, из одного источника тока в каждом узле, связанном со средствами для сравнения заданного и фактического значений, вырабатывается характеристический выходной ток, снимаемый там. Средства для сравнения заданного и фактического значений выполнены так, что изменение информации, хранящейся в схеме первой плоскости, происходит тогда, когда средства сравнения констатируют отклонение от характеристического выходного тока соответствующего узла.

В интегральной схеме, согласно изобретению, как это уже известно из уровня техники, также используют, следовательно, отдельную экранирующую плоскость, которая лежит над плоскостью, несущей защищаемую информацию. В противоположность уровню техники, однако, в этой экранирующей плоскости выполнена сеть, узлы которой, по меньшей мере, частично связаны средствами для сравнения заданного и фактического значений со схемой нижележащей информационной плоскости. В сеть, по меньшей мере, из одного источника тока подают входной ток, который направляют дальше через сеть и который в отдельных узлах приводит к выходному току, являющемуся характеристическим для каждого узла. В узлах, соединенных со средствами для сравнения заданного и фактического значений, эти характеристические выходные токи снимают и с помощью средств для сравнения заданного и фактического значений проверяют, совпадает ли соответственно снятый характеристический выходной ток с ожидаемым для соответствующего узла выходным током. Если это не так, то происходит изменение информации, хранящейся в схеме первой плоскости.

Отклонение заданного значения от фактического констатируется тогда, когда для манипулирования или анализа осуществляется извне вмешательство в сеть. За счет выполнения сетевой плоскости согласно изобретению и связи между собой такое внешнее вмешательство приводит в любом случае к изменению значений в нескольких узлах. Эти комплексные изменения следовало бы при попытке анализа схемы учитывать и корректировать. Из-за множества вызванных изменений это на практике, однако, невозможно. Интегральная схема согласно изобретению прекрасно защищена поэтому от анализа и манипулирования.

Предпочтительно сеть интегральной схемы, согласно изобретению, выполнена так, что между узлами расположено множество резисторов и/или емкостей, и/или индуктивностей. Таким образом, достигается то, что выработанный, по меньшей мере, одним источником тока входной ток в зависимости от того, каким путем он направлен дальше через сеть и через какие он прошел резисторы, емкости или индуктивности, в любом узле приводит к получению различного и характеристического для узла выходного тока.

В выполненной в полупроводниковом чипе интегральной схеме сеть может быть получена преимущественно путем легирования слоя полупроводникового материала. Целесообразно используют при этом поликристаллический кремниевый слой. Значением сопротивления можно при этом управлять, например, посредством вида и/или концентрации имплантированных материалов.

Особенно предпочтительно, если легирование происходит в виде легирования донорной примесью или в виде легирования акцепторной примесью. Полученные структуры сети отличаются тогда исключительно концентрацией примеси окружающей их поверхности. Таким образом, детектирование сети становится крайне затруднительным. Оптический анализ сети практически исключен, а обнаружение исходных точек для потенциального манипулирования очень сильно затруднено.

Для дальнейшего усложнения анализа и манипулирования защищаемой информацией источник тока в одной предпочтительной форме выполнения включает в себя генератор сигналов, который обеспечивает ввод изменяющихся входных сигналов в сеть. Изменение входного сигнала может состоять, например, в том, что сила тока изменяется с течением времени.

Особенно предпочтительно, если соединить, по меньшей мере, один источник тока, по меньшей мере, с одной частью узлов. В этом случае изменение входных сигналов может быть достигнуто также за счет подачи тока попеременно к различным узлам. Также здесь дополнительно введенный ток сам может измениться со временем.

В особенно предпочтительной форме выполнения в интегральной схеме, согласно изобретению, имеется, по меньшей мере, одно вычислительное средство, с помощью которого для каждого введенного в определенное время в сеть входного тока для каждого узла, в котором осуществляют сравнение заданного и фактического значений, вычисляют соответственно ожидаемый выходной сигнал. Это, по меньшей мере, одно вычислительное средство соединено, с одной стороны, с источником тока, с тем чтобы значения соответствующих входных сигналов можно было передать в качестве основы расчета, а с другой стороны, со средствами для сравнения заданного и фактического значений, к которым подают вычисленные заданные значения.

В качестве предпочтительного средства для сравнения заданного и фактического значений используют, согласно изобретению, операционный усилитель.

Если средство для сравнения заданного и фактического значений констатирует, что для проверяемого узла фактическое значение не совпадает с заданным, то это приводит в интегральной схеме, согласно изобретению, к изменению информации, хранящейся в схеме первой плоскости. Особенно предпочтительно изменение заключается в сбросе схемы. Следовательно, например, вся информация, хранящаяся с момента начала эксплуатации схемы, может быть стерта. Исследование или манипулирование этой информацией, тем самым, исключено.

Принцип работы интегральной схемы согласно изобретению более подробно поясняется ниже с помощью чертежа.

На чертеже схематично изображен фрагмент сети 2, которая образует вторую плоскость или сетевую плоскость интегральной схемы, согласно изобретению. Эта сетевая плоскость закрывает первую плоскость, в которой выполнена схема с защищаемой информацией.

Сеть 2 содержит множество узлов 3, которые связаны между собой различным образом. Между отдельными узлами 3 расположены резисторы 5, имеющие здесь разные значения сопротивления.

К одному из узлов, обозначенному здесь А1, присоединен источник 1 тока, включающий в себя генератор 6 сигналов. За счет этого устройства в сеть в узле А1 вводятся изменяющиеся входные сигналы. В зависимости от изменяющегося с течением времени входного тока в различных узлах сети 2 в любое время получают характеристические для соответствующего узла выходные токи. Для каждого из узлов характеристический выходной ток складывается из сумм отдельных токов, проходящих различными путями через сеть с разными резисторами до соответствующего узла.

В некоторых узлах 3 сети 2 осуществляют сравнение заданного значения ожидаемого выходного тока в узле с фактическим выходным током. На чертеже такой узел обозначен An. Этот узел соединен с операционным усилителем 4 в качестве средства для сравнения заданного и фактического значений. Заданное значение операционный усилитель 4 получает от вычислительного средства 7, которое опять-таки на основе переданных от источника тока значений входных сигналов или входного тока, введенного в определенное время в сеть, вычисляет ожидаемый в узле An выходной сигнал или ожидаемый выходной ток. Сравнение заданного и фактического значений посредством операционного усилителя 4 происходит целесообразно непрерывно в определенные интервалы времени.

При манипулировании сетью 2 извне путем вмешательства даже локально ограниченное за счет комплексной связи между отдельными узлами вмешательство приводит к изменению на большой площади. В нескольких узлах констатируются, следовательно, изменения значений. Если, например, выходной сигнал, снятый операционным усилителем 4 на узле An, не совпадает с вычисленным выходным сигналом, то это в изображенном случае приводит к стиранию содержимого памяти 8 в схеме первой плоскости. Те же или аналогичные изменения могут быть вызваны в других зонах защищаемой схемы.

В целом изменение в нескольких узлах сети приводит в интегральной схеме согласно изобретению, к разнообразным изменениям информации, хранящейся в схеме первой плоскости. Поэтому даже при незначительных вмешательствах в интегральную схему, согласно изобретению, практически невозможно больше сделать выводы о первоначальной структурной схеме и содержащейся в ней информации.

Формула изобретения

1. Защищенная от манипулирования интегральная схема, содержащая первую плоскость, в которой выполнена схема с защищаемой информацией, а также, по меньшей мере, одну вторую плоскость, которая закрывает первую плоскость с той стороны, с которой первая плоскость имеет доступ снаружи интегральной схемы, и в которой выполнена соединенная, по меньшей мере, с одним источником (1) тока сеть (2) со множеством узлов (3), отличающаяся тем, что, по меньшей мере, одна часть узлов соединена со средствами (4) для сравнения заданного и фактического значений передаваемых соответствующими узлами токов, сеть (2) выполнена так, что при ее питании входным током, по меньшей мере, из одного источника (1) тока в каждом узле, связанном со средствами (4) для сравнения заданного и фактического значений, может быть снят характеристический выходной ток, при этом средства (4) для сравнения заданного и фактического значений выполнены так, что отклонение от характеристического выходного тока соответствующего узла вызывает изменение информации, хранящейся в схеме с защищаемой информацией.

2. Схема по п. 1, отличающаяся тем, что в сети (2) между узлами (3) расположено множество резисторов (5), и/или емкостей, и/или индуктивностей.

3. Схема по п. 2, отличающаяся тем, что сеть образована легированием поликристаллического кремниевого слоя.

4. Схема по п. 3, отличающаяся тем, что сеть выполнена в виде легирования донорной или акцепторной примесью.

5. Схема по одному из пп. 1-4, отличающаяся тем, что в качестве средств (4) для сравнения заданного и фактического значений имеется операционный усилитель.

6. Схема по одному из пп. 1-5, отличающаяся тем, что, по меньшей мере, один источник (1) тока включает в себя генератор (6) сигналов для ввода в сеть изменяющихся входных сигналов.

7. Схема по одному из пп. 1-6, отличающаяся тем, что, по меньшей мере, один источник (1) тока для ввода тока соединен, по меньшей мере, с одной частью узлов (3).

8. Схема по п. 6 или 7, отличающаяся тем, что, по меньшей мере, один источник (1) тока для передачи значений входных сигналов соединен, по меньшей мере, с одним вычислительным средством (7) для расчета ожидаемого выходного сигнала соответствующего узла, при этом, по меньшей мере, одно вычислительное средство соединено со средствами (4) для сравнения заданного и фактического значений.

9. Схема по одному из п. 1-8, отличающаяся тем, что средства (4) для сравнения заданного и фактического значений выполнены так, что при установлении отклонения от заданного значения происходит сброс интегральной схемы.

РИСУНКИ

Рисунок 1