Регистр сдвига

 

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования. Его использование позволяет получить технический результат в виде расширения области его применения за счет формирования рекуррентной последовательности сигналов с управляемой длиной, а также с высоким быстродействием за счет уменьшения времени переходных процессов в регистре сдвига. Регистр сдвига состоит из N разрядов (1), где N≥2, N-1-го коммутирующего элемента (2), входного элемента ИЛИ (3), установочного элемента (4), элемента исключающее ИЛИ (5). 1 з.п. ф-лы, 9 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования.

Известен регистр сдвига (см. авт. св. СССР 1688287, G 11 С 19/00, 1991), содержащий в каждом разряде JK-триггер, первый и второй элементы "И", а каждом разряде, кроме последнего, первый и второй элементы "ИЛИ", вход сброса, вход сдвига, прямой и инверсный информационные входы, выход информации в прямом и последовательном кодах, вход уплотнения единиц и вход уплотнения нулей.

Известен регистр сдвига (см. авт. св. СССР 1049978, G 11 С 19/00), состоящий из N разрядов, где N≥3, и содержащий в каждом разряде JK-триггер и элемент "И". Выход триггера N-го разряда, где N=1,2,...,N-1, подключен к информационному входу триггера N+1-го разряда. Тактовые входы триггеров всех разрядов объединены и являются тактовым входом регистра сдвига. Регистр сдвига выполняет функции сдвига и сжатия информации.

Недостатками данных устройств является ограниченная область применения.

Наиболее близким по технической сущности к заявляемому регистру сдвига (прототипом) является регистр сдвига (см. авт. св. СССР 2143140, G 11 С 19/00, 1999). Известное устройство состоит из N разрядов, где N≥3, каждый из которых содержит триггер, причем тактовые входы триггеров всех разрядов, кроме N-1-го и N-го, объединены и являются тактовым входом регистра сдвига, элемента "И", входного элемента "ИЛИ", установочного блока, n выходных элементов "ИЛИ". Выход триггера n-го разряда, где n=1,2,...,N-1, подключен к информационному входу триггера n+1-го разряда. Первый вход входного элемента "ИЛИ" является информационным входом регистра сдвига, а его второй вход подключен к выходу триггера последнего разряда. Вход установочного блока подключен к входам "Установка в 0" триггеров всех разрядов, кроме N-го, а выход установочного блока подключен к первым входам элементов "И" всех разрядов. Вторые входы элементов "И" всех разрядов подключены к управляющему входу регистра сдвига, а выход элемента "И" n-го разряда, кроме n=N, подключен ко входу "Установка в 1" триггера n-го разряда. Выход входного элемента "ИЛИ" подключен к информационному входу триггера первого разряда, причем дополнительно в N-1-м разряде введены дополнительный элемент "ИЛИ" и одновибратор. Первый вход дополнительного элемента "ИЛИ" N-1-гo разряда подключен к тактовому входу регистра сдвига, а второй - к выходу одновибратора. Вход одновибратора подключен к выходу триггера N-1-го разряда, а выход дополнительного элемента "ИЛИ" N-1-го разряда к тактовым входам триггеров N-1-го и N-го разрядов. Выход элемента "И" N-го разряда подключен ко входу "Установка в 0" триггера N-го разряда. Вход "Установка в 1" триггера N-го разряда подключен к входу установочного блока, причем выход триггера каждого разряда, кроме N-го, подключен к первому входу n-го выходного элемента "ИЛИ". Второй вход n-го элемента "ИЛИ" является блокировочным входом регистра сдвига. Выход n-го выходного элемента "ИЛИ" является параллельным информационным выходом регистра сдвига, а управляющие входы триггеров всех разрядов объединены и являются управляющим входом регистра сдвига.

По сравнению с рассмотренными выше аналогами, данный регистр позволяет формировать рекуррентную последовательность сигналов.

Однако основным недостатком прототипа является узкая область применения, что обусловлено невозможностью управления длиной рекуррентной последовательности и большими временными задержками в формировании данных сигналов.

Целью изобретения является разработка регистра сдвига, обеспечивающего расширение области его применения за счет формирования рекуррентной последовательности сигналов с управляемой длиной, а так же с высоким быстродействием за счет уменьшения времени переходных процессов в регистре сдвига.

Поставленная цель достигается тем, что в известный регистр сдвига, содержащий установочный элемент, выход которого подключен к установочному входу первого разряда, входной элемент "ИЛИ", первый вход которого является информационным входом регистра сдвига, N разрядов, продвигающий выход i-го разряда, где i=1, 2, ..., N-1, подключен к информационному входу i+1 разряда, а информационный вход первого разряда подключен к выходу входного элемента "ИЛИ", установочный и тактовый входы первого разряда подключены соответственно к установочным и тактовым входам остальных разрядов, причем тактовый вход первого разряда является тактовым входом регистра сдвига, информационные выходы N разрядов являются соответственно N информационными выходами регистра сдвига, дополнительно введены N-1 коммутирующих элементов и элемент "исключающее ИЛИ". Первый вход элемента "исключающее ИЛИ" подключен к выходу N-1-го коммутирующего элемента, а второй к продвигающему выходу N-го разряда. Выход элемента "исключающее ИЛИ" подключен ко второму входу входного элемента "ИЛИ", выход которого подключен к информационному входу первого коммутирующего элемента и дополнительному входу первого разряда. Разрешающий вход каждого i-го коммутирующего элемента подключен к разрешающему выходу i-1-го разряда, а сигнальный вход i-го коммутирующего элемента подключен к продвигающему выходу i-го разряда и дополнительному входу i-1-го разряда. Управляющий вход i-го коммутирующего элемента подключен к управляющему выходу i+1-го разряда. Выход i-го, кроме i=N-1, коммутирующего элемента подключен к информационному входу i+1-го коммутирующего элемента. Управляющий вход j-го разряда, где j=1, 2, ...,N, является j-м управляющим входом регистра сдвига. Разрешающие входы всех N разрядов объединены и являются разрешающим входом регистра сдвига, причем число разрядов N выбирают из условия N≥2.

Каждый разряд состоит из DV-триггера, запрещающий вход которого объединен с его управляющим входом, подключен к выходу первого элемента "ИЛИ" и к входу инвертора. Выход триггера подключен ко второму входу второго элемента "ИЛИ" и является информационным выходом разряда. Выход второго элемента "ИЛИ" является продвигающим выходом разряда. Первый вход элемента "ИЛИ" подключен к выходу элемента "И", первый вход которого является дополнительным входом разряда, а второй подключен к выходу инвертора. Информационный, тактовый, установочный входы DV-триггера, первый, второй входы первого элемента "ИЛИ" являются соответственно информационным, тактовым, установочным, управляющим и разрешающим входами разряда, причем в разрядах с номерами от 2-го до N-го вход и выход инвертора являются соответственно управляющим и разрешающим выходами разряда.

Благодаря новой совокупности существенных признаков за счет введения N-1-гo коммутирующего элемента, элемента "исключающее ИЛИ" и связей между ними достигается возможность управления длиной выходной рекуррентной последовательности, а также увеличения быстродействия при формировании этой последовательности с использованием обратной связи без применения одновибратора, чем и обеспечивается поставленная цель.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся, совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность выявления предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявленное устройство поясняется схемами и таблицами, на которых показаны: фиг.1 - регистр сдвига; фиг.2 - разряд регистра сдвига; фиг.3 - коммутирующий элемент; фиг.4 - элемент "исключающее ИЛИ"; фиг.5 - установочный элемент; фиг.6 - входной элемент "ИЛИ"; фиг.7 - правило работы регистра сдвига для случая N=4; фиг.8 - правило работы регистра сдвига для случая N=4 при отключении четвертого разряда (n=3); фиг.9 - правило работы регистра сдвига для случая N=4 при отключении первого разряда (n=3).

Регистр сдвига (фиг.1) предназначен для формирования рекуррентной последовательности.

Регистр сдвига состоит из N разрядов 1, где N ≥ 2, N-1-гo коммутирующего элемента 2, входного элемента "ИЛИ" 3, установочного элемента 4, элемента "исключающее ИЛИ" 5.

Выход установочного элемента 4 подключен к установочному входу первого разряда 1. Первый вход входного элемента "ИЛИ" 3 является информационным входом регистра сдвига. Продвигающий выход i-го разряда 1, где i=1, 2, ..., N-1, подключен к информационному входу i+1 разряда 1, а информационный вход первого разряда 1 подключен к выходу входного элемента "ИЛИ" 3. Установочный и тактовый входы первого разряда 1 подключены соответственно к установочным и тактовым входам остальных разрядов 1, причем тактовый вход первого разряда 1 является тактовым входом регистра сдвига. Информационные выходы N разрядов 1 являются соответственно N информационными выходами регистра сдвига. Первый вход элемента "исключающее ИЛИ" 5 подключен к выходу N-1-го коммутирующего элемента 2, а второй - к продвигающему выходу N-го разряда 1. Выход элемента "исключающее ИЛИ" 5 подключен ко второму входу входного элемента "ИЛИ" 3, выход которого подключен к информационному входу первого коммутирующего элемента 2 и дополнительному входу первого разряда 1. Разрешающий вход каждого i-го коммутирующего элемента 2 подключен к разрешающему выходу i+1-го разряда 1, а сигнальный вход i-го коммутирующего элемента 2 подключен к продвигающему выходу i-го разряда 1 и дополнительному входу i+1-го разряда 1. Управляющий вход i-гo коммутирующего элемента 2 подключен к управляющему выходу i+1-го разряда 1. Выход i-го, кроме i=N-1, коммутирующего элемента 2 подключен к информационному входу i+1-го коммутирующего элемента 2. Управляющий вход j-го разряда 1, где j=1, 2, ..., N, является j-м управляющим входом регистра сдвига. Разрешающие входы всех N разрядов 1 объединены и являются разрешающим входом регистра сдвига, причем число разрядов N выбирают из условия N≥2.

Разряды 1₁, 1₂, ..., 1_N (фиг.2) предназначены для хранения информации.

Первый разряд 1₁ (фиг. 2а) состоит из DV-триггера 1.1, двух элементов "ИЛИ" 1.2.1 и 1.2.2, инвертора 1.3 и элемента "И" 1.4. Запрещающий вход DV-триггера 1.1 объединен с его управляющим входом и подключен к выходу элемента "ИЛИ" 1.2.1 и к входу инвертора 1.3. Выход DV-триггера 1.1 подключен ко второму входу элемента "ИЛИ" 1.2.2 и является информационным выходом разряда. Выход элемента "ИЛИ" 1.2.2 является продвигающим выходом разряда, а его первый вход подключен к выходу элемента "И" 1.4. Первый вход элемента "И" 1.4 является дополнительным входом разряда, а второй подключен к выходу инвертора 1.3. Информационный, тактовый, установочный входы DV-триггера 1.1, первый, второй входы элемента "ИЛИ" 1.2.1 являются соответственно информационным, тактовым, установочным, управляющим и разрешающим входами разряда.

Разряды 1₂, ..., 1_N (фиг.2б) с номерами от 2-го до N-го идентичны и отличаются от первого разряда 1₁ тем, что входы и выходы инверторов этих разрядов 1₂, . .., 1_N являются соответственно их управляющим и разрешающим выходами.

Коммутирующий элемент 2 (фиг.3) предназначен для установления соединения между информационным и сигнальным входами с выходом для последующей передачи сигналов по этому соединению в зависимости от сигналов на разрешающем и управляющем входах коммутирующего элемента 2.

Коммутирующие элементы 2₁, 2₂, ..., 2_N-1 идентичны.

Коммутирующий элемент 2 состоит из элемента "И-ИЛИ" 2.1. Первый, второй, третий и четвертый входы элемента "И-ИЛИ" 2.1 являются соответственно первым информационным, вторым разрешающим, третьим сигнальным и четвертым управляющим входами коммутирующего элемента 2, а выход элемента "И-ИЛИ" 2.1 является выходом коммутирующего элемента 2.

Элемент "исключающее ИЛИ" 5 (фиг.4) предназначен для формирования сигнала логической "1", соответствующей концу цикла и началу следующего.

Элемент "исключающее ИЛИ" 5 имеет два входа и выход.

Установочный элемент 4 (фиг.5) предназначен для установки каждого разряда 1 в нулевое (начальное) состояние.

Установочный элемент 4 состоит из резистора 4.1, конденсатора 4.2, элемента питания 4.3, выключателя 4.4 и имеет один установочный выход.

Входной элемент "ИЛИ" 3 (фиг.6) предназначен для подачи информационной последовательности сигналов на информационный и дополнительный вход первого разряда 1, управляющий вход первого коммутирующего элемента 2, а также для замыкания цепи обратной связи от элемента "исключающее ИЛИ" 5 на вход первого разряда 1.

Входной элемент "ИЛИ" 3 представляет собой элемент "ИЛИ" 3.1, первый, второй входы и выход которого являются первым, вторым входом и выходом входного элемента "ИЛИ" 3.

Входящие в регистр сдвига элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании имеющейся элементной базы.

Элементы "И", "ИЛИ", "ИЛИ-НЕ" известны и описаны, например в книге "Цифровые интегральные микросхемы". Справочник./П.П. Мальцев, Н.С. Долидзе, М.И. Критенко и др. - М.: Радио и связь, 1994, стр. 234-237. Элемент "И-ИЛИ" известен и описан, например в книге "Интегральные микросхемы": Справочник. /Б. В. Тарабрин, Л.Ф. Лунин, Ю.Н. Смирнов и др. - М.: Энергоатомиздат, 1985, стр. 189. Элемент "исключающее ИЛИ" известен и описан, например в книге "Микросхемы и их применение". Справ. пособие./В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев и др. - М.: Энергия, 1978, стр. 178-180. DV-триггеры известны и описаны, например в книге "Микросхемы и их применение". Справ. пособие./В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев и др. - М.: Энергия, 1978, стр.164-168 или в книге "Справочник по цифровой вычислительной технике: процессоры и память"./Б.Н. Малиновский, Е.И. Брюхович, Е.Л. Денисенко и др./Под ред. Б.Н. Малиновского. - Киев: Техника, 1979, стр. 148-152. Резистор может быть реализован путем применения матрицы резисторов, которые описаны в книге "Интегральные микросхемы". Справочник./Б.В. Тарабрин, Л.Ф. Лунин, Ю.Н. Смирнов и др. - М.: Энергоатомиздат, 1985, стр.190. Конденсатор может быть реализован путем применения конденсаторов, которые описаны в книге "Полупроводниковые приемно-усилительные устройства". Справочник радиолюбителя. /P. M. Терещук, К.М. Терещук, С.А. Седов. - Киев: Наукова думка, 1982, стр.44-62. Выключатель известен и описан, например в книге "Справочная книга радиолюбителя-конструктора". В 2-х книгах. Кн.2./Р.Г. Варламов, В.Я. Замятин, Л.М. Капчинский и др. - М.: Радио и связь, 1993, стр. 275-281.

Заявленное устройство работает следующим образом.

При включении устройства на установочные входы всех N разрядов 1 с выхода установочного элемента 4 кратковременно подается сигнал низкого уровня, благодаря чему все N разрядов 1 устанавливаются в нулевое (начальное) состояние и на всех N информационных выходах регистра сдвига появляются сигналы логического "0". По мере того, как в установочном элементе 4 через резистор 4.1 происходит заряд конденсатора 4.2, на выходе установочного элемента 4 появляется сигнал высокого уровня, соответствующий сигналу логической "1". В результате этого, все N разрядов 1 подготовлены к работе по управляющим входам.

Работа регистра сдвига определяется рядом правил:
- начальное состояние регистра сдвига соответствует кодовой комбинации, когда на информационных выходах всех N разрядов 1 регистра сдвига имеется сигнал, соответствующий сигналу логического "0";
- начало работы регистра сдвига происходит при одноразовой и кратковременной подаче сигнала, соответствующего сигналу логической "1", на информационный вход регистра сдвига;
- поразрядный сдвиг информации происходит с приходом очередного тактового сигнала;
- кодовые комбинации, соответствующие сигналам на информационных выходах регистра сдвига, имеют циклический характер, т.е. через 2^N-1 тактов эти комбинации повторяются, образуя рекуррентную последовательность сигналов;
- отключение i-го разряда 1 осуществляется одновременной подачей сигналов логического "0" на разрешающий и i-й управляющий входы регистра сдвига. При этом информация на i-м информационном выходе регистра сдвига не меняется и всегда равна сигналу логического "0", а цикл работы регистра сдвига повторяется через 2ⁿ-1 тактов, где n - количество включенных в данный момент времени разрядов 1.

Приведенные выше правила определяют следующую последовательность работы регистра сдвига.

В зависимости от наличия и вида сигналов на разрешающем и управляющих входах регистр сдвига будет работать в следующих режимах:
1) кольцевой линейный регистр сдвига с фиксированной длиной;
2) кольцевой линейный регистр сдвига с переменной длиной.

Работа регистра сдвига в первом режиме происходит при подаче на его разрешающий вход сигнала, соответствующего сигналу логической "1". В этом случае, независимо от сигналов на N управляющих входах (фиг.1), DV-тригтеры 1.1 (фиг.2а, б) всех разрядов 1 подготовлены к работе по информационному D входу (на установочных , входах и на разрешающем V входе DV-триггеров 1.1 имеется сигнал, соответствующий сигналу логической "1"). При этом на выходах DV-триггеров 1.1 будут сигналы логического "0", соответствующие нулевому (начальному) состоянию регистра сдвига.

При подаче сигнала, соответствующего сигналу логической "1", на информационный вход входного элемента "ИЛИ" 3 (фиг.1), DV-триггер 1.1 (фиг.2а) первого разряда 1 (фиг.1), с приходом тактового сигнала на его тактовый вход, устанавливается в единичное состояние. На продвигающем выходе первого разряда 1 появляется сигнал, соответствующий сигналу логической "1", являющийся одновременно информационным сигналом для второго разряда 1 и с приходом очередного тактового сигнала переводит DV-триггер 1.1 (фиг.2б) второго разряда 1 (фиг.1) в единичное состояние. Одновременно, DV-триггер 1.1 (фиг.2а) первого разряда 1 (фиг.1) устанавливается в нулевое состояние, так как на его информационном входе будет сигнал, соответствующий сигналу логического "0".

Аналогично, с приходом следующего тактового сигнала, сигнал, соответствующий сигналу логической "1", поступающий с продвигающего выхода DV-триггера 1.1 второго разряда 1, переводит DV-триггер 1.1 (фиг.2б) третьего разряда 1 (фиг.1) в единичное состояние, а DV-триггеры 1.1 первого и второго разрядов 1 устанавливаются в нулевое состояние. Такая последовательность формирования сигнала сохраняется до установления N-1-го разряда в единичное состояние.

Таким образом, происходит поразрядный сдвиг сигнала логической "1" в регистре сдвига, а выходной сигнал регистра сдвига формируется на его информационном выходе.

Сигналы с управляющего и разрешающего выходов всех разрядов 1 (фиг.1), кроме первого, поступают соответственно на управляющий и разрешающий входы коммутирующего элемента 2. Выход N-1-го коммутирующего элемента 2 подключен к первому входу элемента "исключающее ИЛИ" 5. Совокупность из N-1 коммутирующих элементов 2 и элемента "исключающее ИЛИ" 5 образует логическую схему формирования рекуррентной последовательности сигналов.

Одним из основных назначений коммутирующего элемента 2 является установление соединения его информационного и сигнального входа с выходом для последующей передачи сигналов по этому соединению в зависимости от сигналов на разрешающем и управляющем входах коммутирующего элемента 2.

Все N-1 коммутирующих элементов 2 (фиг.3) идентичны и функционируют одинаково. В зависимости от того, в каком режиме работает регистр сдвига, на выходе коммутирующего элемента 2 будут появляться сигналы либо с его информационного, либо сигнального входа.

При установлении N-1-го разряда 1 в единичное состояние (на продвигающем выходе этого разряда 1 устанавливается сигнал, соответствующий сигналу логической "1"), на выходе N-1-гo коммутирующего элемента 2 (фиг.1) устанавливается сигнал, соответствующий сигналу логической "1", так как, в этом случае, на информационный и разрешающий входы коммутирующего элемента 2 подаются сигналы, соответствующие сигналам логического "0", а на его сигнальный и управляющий входы сигналы, соответствующие сигналам логической "1".

Тогда, на выходе элемента "исключающее ИЛИ" 5 будет сигнал, соответствующий сигналу логической "1", который переводит первый разряд 1, с началом следующего такта, в единичное состояние.

При установке N-го разряда 1 в единичное состояние, на выходе N-1-го коммутирующего элемента 2 устанавливается сигнал, соответствующий сигналу логического "0", так как, в этом случае, на информационный, разрешающий и сигнальный входы коммутирующего элемента 2 подаются сигналы, соответствующие сигналам логического "0", а на его управляющий вход сигнал, соответствующий сигналу логической "1". При этом, на выходе элемента "исключающее ИЛИ" 5 так же будет сигнал, соответствующий сигналу логической "1". С началом следующего такта первый разряд 1 сохраняет единичное состояние, второй и N-й разряды переводятся в единичное и нулевое состояния соответственно.

Таким образом, формируется совокупность кодовых комбинаций регистра сдвига. Правило работы регистра сдвига для случая N=4 представлено в табл.1 (см. фиг.7).

Как видно из табл. 1 в случае, когда число разрядов 1 регистра сдвига N равно 4, через 16 тактов, т.е. 2⁴, кодовая комбинация на информационных выходах регистра сдвига станет равной кодовой комбинации после первого такта. Таким образом, регистр сдвига формирует рекуррентную последовательность сигналов.

Работа регистра сдвига во втором режиме обуславливается возможностью отключения любого из N разрядов 1 подачей на разрешающий и i-й управляющий вход i-го разряда 1 сигналов, соответствующих сигналу логического "0" (фиг. 1). В этом случае на установочном и разрешающем V входах DV-триггера 1.1 (фиг.2а, б) i-го разряда 1 (фиг.1) появится сигнал логического "0", что запретит его работу по информационному D входу. Таким образом, данный i-й разряд 1 регистра сдвига будет исключен из процесса формирования рекуррентной последовательности, а длина регистра сдвига уменьшится на единицу. В то же время сигнал с продвигающего выхода i-1-го разряда 1 поступит на дополнительный вход i-го, выключенного разряда 1 и через элемент "И" 1.4 и элемент "ИЛИ" 1.2.2 поступит на продвигающий выход данного i-го разряда 1. При этом, также как и в первом режиме произойдет поразрядный сдвиг.

Совокупность кодовых комбинаций регистра сдвига для случая N=4, при отключении четвертого разряда 1 (n=3), представлена в табл. 2 (см. фиг.8), а при отключении первого разряда 1 (n=3) в табл.3 (см. фиг.9).

Таким образом, анализ принципа работы заявляемого регистра сдвига показывает очевидность того факта, что наряду с сохраненными возможностями по формированию рекуррентной последовательности сигналов обеспечивается формирование, рекуррентной последовательности сигналов с управляемой длиной и высоким быстродействием за счет уменьшения времени переходных процессов в регистре сдвига, связанное с исключением в использовании элементов, обладающих большой инерционностью и переходными процессами, такими как одновибратор. Использование данного регистра сдвига существенно расширяет его функциональные возможности.

Формула изобретения

1. Регистр сдвига, содержащий установочный элемент, выход которого подключен к установочному входу первого разряда, входной элемент ИЛИ, первый вход которого является информационным входом регистра сдвига, N разрядов, продвигающий выход i-го разряда, где i=1,2,..., N-1, подключен к информационному входу i+1 разряда, а информационный вход первого разряда подключен к выходу входного элемента ИЛИ, установочный и тактовый входы первого разряда подключены соответственно к установочным и тактовым входам остальных разрядов, причем тактовый вход первого разряда является тактовым входом регистра сдвига, информационные выходы N разрядов являются соответственно N информационными выходами регистра сдвига, отличающийся тем, что дополнительно введены N - 1 коммутирующих элементов, элемент Исключающее ИЛИ, первый вход которого подключен к выходу N - 1-го коммутирующего элемента, а второй - к продвигающему выходу N-го разряда, выход элемента Исключающее ИЛИ подключен ко второму входу входного элемента ИЛИ, выход которого подключен к информационному входу первого коммутирующего элемента и дополнительному входу первого разряда, разрешающий вход каждого i-го коммутирующего элемента подключен к разрешающему выходу i+1-го разряда, а сигнальный вход i-го коммутирующего элемента подключен к продвигающему выходу i-го разряда и дополнительному входу i+1-го разряда, управляющий вход i-го коммутирующего элемента подключен к управляющему выходу i+1-го разряда, выход i-го, кроме i=N-1, коммутирующего элемента подключен к информационному входу i+1-го коммутирующего элемента, управляющий вход j-го разряда, где j=1,2,..., N, является j-м управляющим входом регистра сдвига, разрешающие входы всех N разрядов объединены и являются разрешающим входом регистра сдвига, причем число разрядов N выбирают из условия N≥2.

2. Устройство по п.1, отличающееся тем, что каждый разряд состоит из DV-триггера, первый установочный вход которого объединен с его управляющим входом, подключен к выходу первого элемента ИЛИ и к входу инвертора, выход триггера подключен ко второму входу второго элемента ИЛИ и является информационным выходом разряда, выход второго элемента ИЛИ является продвигающим выходом разряда, а его первый вход подключен к выходу элемента И, первый вход которого является дополнительным входом разряда, а второй подключен к выходу инвертора, информационный, тактовый, второй установочный входы DV-триггера, первый, второй входы первого элемента ИЛИ являются соответственно информационным, тактовым, установочным, управляющим и разрешающим входами разряда, причем в разрядах с номерами от 2-го до N-го вход и выход инвертора являются соответственно управляющим и разрешающим выходами разряда.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9