Аналоговый триггер

 

Изобретение относится к аналоговой вычислительной технике и может быть использовано при построении систем нечеткой логики и обработки аналоговых сигналов. Его использование позволяет получить технический результат в виде обеспечения запоминания мгновенного значения аналогового сигнала в непрерывном числовом диапазоне от нуля до единицы, включая произвольное дробное значение, при наименьших аппаратурных затратах. Технический результат достигается за счет того, что в аналоговый триггер, содержащий четыре многовходовых и три одновходовых логических элемента, дополнительно введены пороговый элемент и нормализатор, причем первый многовходовой элемент выполнен по схеме “максимум из двух”, второй многовходовой элемент выполнен по схеме “максимум из трех”, третий и четвертый многовходовые элементы выполнены по схеме “минимум из двух”, а одновходовые элементы выполнены по схеме “дополнение до единицы”. 2 ил.

Предлагаемое техническое решение относится к области вычислительной техники, преимущественная область использования - системы логики и обработки аналоговых сигналов.

Известны различные устройства для запоминания мгновенного значения аналогового сигнала, например “Устройство выбора экстремальных значений аналоговых величин” по заявке РФ 93015088, кл. МПК G 06 F 7/04, содержащее элементы сравнения, группу элементов И, группу шин задания опорного напряжения, блок выделения адреса, элемент ИЛИ. Для решения задачи запоминания максимального значения аналогового сигнала данное устройство достаточно сложно и дорого.

Наиболее близким по технической сущности, принятый за прототип, является традиционный двоичный D-триггер (см. Схемотехника ЭВМ: Учебник для вузов / Под ред. Г.Н.Соловьева. - М.: Высш. шк., 1985, с. 52, рис.2.16, в). Этот триггер содержит многовходовые и одновходовые логические элементы. Выход первого многовходового элемента через первый одновходовый элемент связан с первым входом второго многовходового элемента, выход последнего связан через второй одновходовый элемент с первым входом первого многовходового элемента, выходы третьего и четвертого многовходовых элементов связаны соответственно со вторыми входами первого и второго многовходовых элементов.

Однако данное устройство обладает тем недостатком, что оно запоминает мгновенное значение только двоичного сигнала: либо ноль, либо единицу, так как выполнено на логических элементах двоичной логики, например на двоичных двухвходовых ИЛИ и двоичных одновходовых инверторах (или на базе двоичных элементов И-НЕ). Аналоговые же сигналы различаются только по указанным двоичным значениям.

Задачей предлагаемого изобретения является обеспечение запоминания мгновенного значения аналогового сигнала в непрерывном числовом диапазоне от нуля до единицы, включая произвольное дробное значение, при наименьших аппаратурных затратах.

Для решения поставленной задачи в аналоговый триггер, содержащий четыре многовходовых и три одновходовых логических элемента, причем выход первого многовходового элемента, являющийся выходом аналогового триггера, через первый одновходовый элемент связан с первым входом второго многовходового элемента, выход последнего, являющийся инверсным выходом аналогового триггера, связан через второй одновходовый элемент с первым входом первого многовходового элемента, выходы третьего и четвертого многовходовых элементов связаны соответственно со вторыми входами первого и второго многовходовых элементов, введены пятый и шестой многовходовые элементы, выход пятого многовходового элемента соединен с первыми входами третьего и четвертого многовходовых элементов, выход шестого многовходового элемента связан с первым входом пятого и вторым входом третьего многовходовых элементов и через третий одновходовый элемент со вторым входом четвертого многовходового элемента, второй вход пятого многовходового элемента является входом синхронизации триггера, первый вход шестого многовходового элемента является входом запоминаемого сигнала, а второй вход шестого многовходового элемента соединен с третьим входом второго многовходового элемента и является входом сброса триггера, при этом первый многовходовый элемент выполнен по схеме “максимум из двух”, второй многовходовый элемент выполнен по схеме “максимум из трех”, третий и четвертый многовходовые элементы выполнены по схеме “минимум из двух”, одновходовые элементы выполнены по схеме “дополнение до единицы”, пятый многовходовый элемент является пороговым элементом, а шестой - нормализатором.

На фиг.1 изображена функциональная схема аналогового триггера; на фиг.2 - диаграмма сигналов аналогового триггера.

На фиг.1 обозначены: 1 - первый многовходовый логический элемент “максимум из двух”, 2 - первый одновходовый логический элемент “дополнение до единицы”, 3 - второй многовходовый логический элемент “максимум из трех”, 4 - второй одновходовый логический элемент “дополнение до единицы”, 5 - третий многовходовый логический элемент “минимум из двух”, 6 - четвертый многовходовый логический элемент “минимум из двух”, 7 - пороговый элемент, 8 - нормализатор, 9 - третий одновходовый логический элемент “дополнение до единицы”, 10-16 - линии связи: 10 - вход синхронизации, 11 - вход контролируемого сигнала, 12 - вход сброса, 13 - выход аналогового триггера, 14 - нормированный сигнал синхронизации, 15 - нормированный контролируемый сигнал, 16 - инверсия сигнала 15.

На фиг.1 выход элемента 1 “максимум из двух” соединен с входом элемента 2 “дополнение до единицы”. Выход элемента 2 соединен с первым входом элемента 3 “максимум из трех”. Выход элемента 3 “максимум из трех”, через элемент 4 “дополнение до единицы” соединен с первым входом элемента 1. Выход первого элемента 5 “минимум из двух” соединен со вторым входом элемента 1. Выход второго элемента 6 “минимум из двух” соединен со вторым входом элемента 3. Выход порогового элемента 7 соединен с первыми входами элементов 5 и 6. Выход нормализатора 8 соединен через элемент 9 “дополнение до единицы” со вторым входом элемента 6, с первым входом элемента 7 и вторым входом элемента 5. Второй вход 10 элемента 7 является входом ненормированного сигнала С' синхронизации аналогового триггера. Первый вход 11 нормализатора 8 является входом ненормированного запоминаемого сигнала D' аналогового триггера. Второй вход 12 нормализатора 8 соединен с третьим входом элемента 3 и является входом сигнала R сброса аналогового триггера. Выход 13 элемента 1 является основным выходом аналогового триггера запомненного сигнала Р.

Функционирование аналогового триггера описывается следующей системой уравнений:

D=min(D', 1-R).

С=min(mV(C', D), mV(C', 1-D)).

P(t+1)=max(min(D(t), C(t)), 1-Q(t)),

Q(t+1)=max(min(1-D(t), C(t)), (1-P(t)), R),

где mV - пороговая функция:

mV(a, b)=1 при а>=b,

mV(a, b)=0 при а<b,

Работа аналогового триггера иллюстрируется на фиг.2. Полагаем, что сигнал 12 сброса установлен в ноль. Входной сигнал 10 (С') синхронизации имеет форму треугольных импульсов, поступающих в заданные моменты времени. Контролируемый входной сигнал 15 (после нормализации) имеет произвольную форму.

Положим, что выходной сигнал 13 вначале имеет значение, равное 0,5. Это значение не меняется до тех пор, пока сигнал 10 не превысит значение сигнала 15, а также значение дополнения 16 сигнала 15 до единицы. При выполнении указанного условия формируется прямоугольный импульс нормированного сигнала 14 синхронизации с амплитудой, равной единице. На время действия этого прямоугольного импульса выходной сигнал 13 повторяет форму входного контролируемого сигнала 15. По окончании действия импульса 14 значение выходного сигнала 13 не изменяется до появления нового сигнала 10 синхронизации или до поступления сигнала 12 сброса прямоугольной формы с единичной амплитудой. В последнем случае сигнал 13 устанавливается в ноль и сохраняет это значение при снятии сигнала 12 сброса до поступления очередного сигнала 10 синхронизации.

В том случае, когда как сигнал С', так и сигналы D' и R принимают только два значения 0 и 1, аналоговый триггер работает как известный двоичный D-триггер.

Таким образом, за счет замены двоичных элементов в аналоговом триггере на элементы максимума и минимума и введения нормализатора и порогового элемента, достигается заявленный эффект: обеспечивается запоминание мгновенного значения аналогового сигнала в непрерывном числовом диапазоне от нуля до единицы, включая произвольное дробное значение, при наименьших аппаратурных затратах.

Заявленное техническое решение не является очевидным, а его технический уровень достаточно высок.

Возможность промышленного применения предлагаемого изобретения не вызывает сомнений, так как:

- устройство предназначено для использования в конкретной отрасли народного хозяйства, а именно в производстве и эксплуатации средств вычислительной техники, в частности в системах контроля и управления на базе нечеткой логики и обработки аналоговой информации, в том числе в аналогово-цифровых преобразователях,

- реализация устройства возможна с помощью описанных в заявке конструктивных решений и промышленной элементной базы нечеткой логики,

- устройство способно обеспечить достижение заявленного технического эффекта,

- устройство технологично в изготовлении из-за использования средств производства интегральных микросхем.

Формула изобретения

Аналоговый триггер, содержащий четыре многовходовых и три одновходовых логических элемента, причем выход первого многовходового элемента, являющийся выходом аналогового триггера, через первый одновходовый элемент связан с первым входом второго многовходового элемента, выход последнего, являющийся инверсным выходом аналогового триггера, связан через второй одновходовой элемент с первым входом первого многовходового элемента, выходы третьего и четвертого многовходовых элементов связаны соответственно со вторыми входами первого и второго многовходовых элементов, отличающийся тем, что в него дополнительно введены пятый и шестой многовходовые элементы, выход пятого многовходового элемента соединен с первыми входами третьего и четвертого многовходовых элементов, выход шестого многовходового элемента связан с первым входом пятого и вторым входом третьего многовходовых элементов и через третий одновходовый элемент со вторым входом четвертого многовходового элемента, второй вход пятого многовходового элемента является входом синхронизации триггера, первый вход шестого многовходового элемента является входом запоминаемого сигнала, а второй вход шестого многовходового элемента соединен с третьим входом второго многовходового элемента и является входом сброса триггера, при этом первый многовходовой элемент выполнен по схеме “максимум из двух”, второй многовходовой элемент выполнен по схеме “максимум из трех”, третий и четвертый многовходовые элементы выполнены по схеме “минимум из двух”, одновходовые элементы выполнены по схеме “дополнение до единицы”, пятый многовходовой элемент является пороговым элементом, а шестой – нормализатором.

РИСУНКИ

Рисунок 1, Рисунок 2