Способ изготовления самосовмещенной встроенной медной металлизации интегральных схем

 

Использование: в технологии получения многоуровневой разводки интегральных схем. Сущность изобретения: в способе изготовления самосовмещенной встроенной медной металлизации интегральных схем на подложку наносят диэлектрическую пленку и формируют в диэлектрической пленке канавки различной формы, наносят проводящую барьерную пленку, состоящую из нескольких проводящих слоев, наносят планаризующий слой из жидкой фазы, стравливают планаризующий слой таким образом, чтобы он оставался только в области канавок, стравливают верхний слой барьерной пленки в открытых от планаризующего слоя областях, удаляют планаризующий слой из канавок, селективно осаждают медь на поверхность верхнего слоя барьерной пленки до полного заполнения медью объема внутри канавок, селективно осаждают на поверхность выращенной пленки меди защитный проводящий слой, избирательно удаляют барьерную пленку в открытых от слоев меди областях, наносят вторую диэлектрическую пленку и повторяют перечисленные операции для создания следующего уровня соединительных проводников. Техническим результатом изобретения является уменьшение номенклатуры операций, уменьшение дефектности получаемых структур и уменьшение расхода меди. 9 ил.

Областью применения изобретения является технология получения многоуровневой разводки интегральных схем. Этот способ может быть использован для получения многоуровневой медной металлизации.

В настоящее время для формирования проводников и контактных переходов в многоуровневых системах межсоединений интегральных схем широко используются методы заполнения канавок и контактных окон в слоях диэлектрика алюминием и медью.

Недостатками алюминиевой металлизации являются более низкая, чем у медных проводников, проводимость и возникновение технологических трудностей при заполнении узких канавок.

Медные проводники имеют ряд преимуществ перед алюминиевыми проводниками: меньшее электрическое сопротивление, значительное увеличение устойчивости к электромиграционным отказам, позволяющее повысить надежность микросхем, более простая технология формирования проводников, более надежная технология заполнения узких канавок шириной менее 1 мкм.

В настоящее время известны различные методы получения медной разводки. В патенте США US 5747360A от 05.05.98 показан способ формирования металлического слоя на полупроводниковой пластине. Существенными признаками данного способа являются нанесение на подложку диэлектрической пленки, формирование контактных окон в диэлектрической пленке, нанесение слоя, содержащего медь и сплав другого металла, нанесение на поверхность этого слоя пленки меди до полного заполнения медью объема внутри контактных окон, формирование медных проводников на поверхности диэлектрического слоя. Недостатком данного способа является то, что в этом методе внутри диэлектрического слоя формируют только контактные окна, заполненные медью, и не формируют внутри диэлектрического слоя проводящие дорожки.

Наиболее близким к предлагаемому изобретению является способ создания медных соединительных микропроводников на полупроводниковых подложках, отраженный в патенте США US 5723387A от 03.03.98. Существенными признаками данного способа являются: нанесение на подложку диэлектрической пленки, формирование канавок в диэлектрической пленке, нанесение проводящей барьерной пленки, нанесение на ее поверхность пленки меди до полного заполнения медью объема внутри канавок, формирование внутри диэлектрического слоя медных контактных переходов и проводящих дорожек. Недостатком данного способа является то, что этот метод требует удаления осевшего на поверхности слоя меди. В данном патенте для удаления слоя меди с поверхности используется процесс химико-механической полировки. Это дорогостоящая и дефектообразующая операция.

Задачей, на решение которой направлено предлагаемое изобретение, является достижение технического результата, заключающегося в уменьшении номенклатуры операций в технологическим цикле получения металлической разводки, в уменьшении дефектности структур с медной металлизацией, в уменьшении расхода меди при формировании медных проводников.

Поставленная задача решается в способе изготовления встраиваемой в канавки медной металлизации, включающем: нанесение на подложку диэлектрической пленки; формирование канавок различной формы в диэлектрической пленке; нанесение проводящей барьерной пленки, состоящей из нескольких проводящих слоев (например, Та/N1, Та/TaN/Ni, Та/TaN/Сu, Ti/TiSiN/Ni, Ti/TiSiN/Сu), подобранных таким образом, что при проведении процесса осаждения слой меди образуется только на поверхности верхнего слоя барьерной пленки, а на вскрытых участках нижележащего слоя барьерной пленки медь не осаждается, нанесение на поверхность полученной структуры планаризующего слоя из жидкой фазы, стравливание планаризующего слоя таким образом, чтобы он оставался только в области канавок до уровня, расположенного ниже уровня поверхности подложки, стравливание верхнего слоя барьерной пленки в открытых от планаризующего слоя областях селективно к нижележащему слою барьерной пленки и к планаризующему слою, удаление планаризующего слоя из канавок селективно к верхнему и нижележащему слоям барьерной пленки, селективное электрохимическое или химическое осаждение меди на поверхность верхнего слоя барьерной пленки до полного заполнения медью объема внутри канавок, избирательное удаление нижней части барьерной пленки в открытых от слоев меди областях селективно к диэлектрической пленке и к слою меди, нанесение второй диэлектрической пленки, повторение перечисленных операций для создания следующего уровня соединительных проводников.

Таким образом, отличительными признаками данного изобретения является то, что барьерную пленку формируют из нескольких проводящих слоев, подобранных таким образом, что при проведении процесса осаждения меди медь осаждается только на верхний слой барьерной пленки, а на вскрытых участках нижележащего слоя медь не осаждается, затем наносят на поверхность полученной структуры планаризующий слой из жидкой фазы, стравливают планаризующий слой таким образом, чтобы он оставался только в области канавок до уровня, расположенного ниже уровня поверхности подложки, стравливают верхний слой барьерной пленки в открытых от планаризующего слоя областях селективно к нижележащему слою барьерной пленки и к планаризующему слою, удаляют планаризующий слой из канавок селективно к верхнему и нижележащему слоям барьерной пленки, селективно осаждают электрохимическим или химическим способом слой меди на верхний слой барьерной пленки внутри канавок до полного их заполнения, избирательно стравливают нижнюю часть барьерной пленки в открытых от слоев меди областях селективно к диэлектрической пленке и к слою меди.

Использование совокупности перечисленных отличительных признаков изобретения позволяет осаждать на поверхность структуры медной слой, полностью заполняющий пространство внутри канавок и не выходящей выше уровня поверхности подложки, за счет чего исключается операция удаления осевшего на поверхность структуры слоя меди, тем самым уменьшается дефектность получаемых структур и уменьшается расход меди при формировании медных проводников.

Медный слой не выходит выше уровня поверхности подложки, вследствие того, что при травлении планаризующего слоя он остается только в области канавок до уровня, расположенного ниже уровня поверхности подложки. В результате этого после стравливания верхнего слоя барьерной пленки с участков, открытых от планаризующего слоя, верхний слой барьерной пленки, оставшийся в канавках, располагается ниже уровня поверхности подложки на глубине, позволяющей осаждать на него медный слой, полностью заполняющий пространство внутри канавки и не выходящей выше уровня поверхности подложки.

После осаждения слоя меди на ее поверхность может селективно осаждаться электрохимическим или химическим методом защитная проводящая пленка, в качестве которой могут использоваться слои Ni, Au или Pt.

Предлагаемое изобретение поясняется чертежами, показывающими маршрут получения самосовмещенной встроенной медной металлизации интегральных схем (фиг. 1-9), где цифрами обозначены следующие структуры: 1 - подложка; 2 - диэлектрический слой; 3 - нижняя часть барьерной пленки; 4 - верхний слой барьерной пленки; 5 - планаризующий слой; 6 - медный слой.

На фиг.1-9 показаны этапы формирования самосовмещенной встроенной медной металлизации интегральных схем следующим образом.

Фиг.1. На подложку наносят диэлектрический слой.

Фиг.2. В диэлектрическом слое методами фотолитографии формируют структуру канавок.

Фиг.3. На поверхность полученных структур напыляют тонкий нижний слой барьерной пленки, после чего напыляют тонкий верхний слой барьерной пленки.

Фиг.4. На поверхность полученных структур наносят планаризующий слой.

Фиг.5. При проведении плазмохимического травления планаризующий слой стравливают с поверхности, оставляя его внутри канавок.

Фиг.6. Верхний слой барьерной пленки удаляют с поверхности, открытой от планаризующего слоя.

Фиг.7. Планаризующий слой удаляют из канавок.

Фиг.8. На поверхность верхнего слоя барьерной пленки, находящейся внутри канавок, электрохимическим или химическим методом осаждают слой меди.

Фиг.9. Нижний слой барьерной пленки удаляют с поверхности диэлектрического слоя.

Далее повторяют перечисленные операции для создания следующего слоя соединительных проводников.

В качестве примера изготовления самосовмещенной встроенной медной металлизации интегральных схем можно предложить следующую технологию. На подложку наносят методом плазмохимического осаждения диэлектрический слой SiO2 толщиной 1,0 мкм при температуре осаждения 215-225С. В диэлектрическом слое SiO2 методами проекционной фотолитографии формируют структуру канавок разной формы с проекционными размерами 0,5-1,0 мкм. На поверхность полученных структур методом магнетронного распыления напыляют слой Та толщиной 0,05-0,1 мкм в качестве нижней части барьерной пленки, после чего методом магнетронного распыления наносят слой Ni толщиной 0,05-0,1 мкм в качестве верхнего слоя барьерной пленки. Напыление проводят при температуре 200-250С. На поверхность полученных структур наносят планаризующий слой фоторезиста. При проведении плазмохимического травления планаризующий слой стравливают с поверхности, оставляя его внутри канавок. Слой Ni удаляют с поверхности, открытой от планаризующего слоя, химическим травлением. Планаризующий слой удаляют из канавок методом плазмохимического травления. На поверхность никелевого слоя, находящегося внутри канавок, электрохимическим методом осаждают слой меди до полного заполнения канавок. Осаждение проводят из раствора, содержащего сернокислую медь при напряжении на электродах 2 В и при температуре 15-25С. Слой Та удаляют с поверхности диэлектрического слоя методом химического травления. Далее повторяют перечисленные операции для создания следующего слоя соединительных проводников.

Формула изобретения

1. Способ изготовления самосовмещенной встроенной медной металлизации интегральных микросхем, включающий нанесение на подложку диэлектрической пленки, формирование канавок различной формы в диэлектрической пленке, нанесение проводящей барьерной пленки, осаждение на ее поверхность пленки меди до полного заполнения медью объема внутри канавок, избирательное удаление открытых участков барьерной пленки, нанесение второй диэлектрической пленки, отличающийся тем, что барьерную пленку формируют из нескольких проводящих слоев, подобранных таким образом, что при проведении процесса осаждения слой меди образуется только на поверхности верхнего слоя барьерной пленки, а на вскрытых участках нижележащего слоя барьерной пленки медь не осаждается, затем наносят на поверхность полученной структуры планаризующий слой из жидкой фазы, стравливают планаризующий слой таким образом, чтобы он оставался только в области канавок до уровня, расположенного ниже уровня поверхности подложки, стравливают верхний слой барьерной пленки в открытых от планаризующего слоя областях селективно к нижележащему слою барьерной пленки и к планаризующему слою, удаляют планаризующий слой из канавок селективно к верхнему и нижележащему слоям барьерной пленки, селективно осаждают электрохимическим или химическим способом слой меди на верхний слой барьерной пленки внутри канавок до полного их заполнения, избирательно стравливают нижнюю часть барьерной пленки в открытых от слоев меди областях селективно к диэлектрической пленке и к слою меди, наносят вторую диэлектрическую пленку.

2. Способ по п.1, отличающийся тем, что в качестве слоев многослойной барьерной пленки могут использоваться Та/Ni, или Та/TaN/Ni, или Та/TaN/Cu, или Ti/TiSiN/Ni, или Ti/TiSiN/Cu.

3. Способ по п.1, отличающийся тем, что после осаждения электрохимическим или химическим способом слоя меди на поверхность слоя меди также селективным электрохимическим или химическим способом наносят защитную проводящую пленку из никеля, или золота, или платины.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9

NF4A Восстановление действия патента Российской Федерации на изобретение

Извещение опубликовано: 27.02.2006        БИ: 06/2006




 

Похожие патенты:

Изобретение относится к полупроводниковой электронике и может быть использовано при изготовлении твердотельных приборов и их электродов

Изобретение относится к области тонкопленочной технологии и предназначено для использования в микроэлектронике и интегральной оптике

Изобретение относится к MOS полупроводниковому запоминающему устройству, в частности к полупроводниковому устройству, повышающему высокотемпературную стабильность силицида титана, применяемого для изготовления вентильной линии полицида в DRAM (памяти произвольного доступа)

Изобретение относится к полупроводниковой электронике и может быть использовано при формировании металлизации полупроводниковых приборов на основе моносульфида самария с использованием методов термического испарения, магнетронного и ионно-плазменного распыления и др

Изобретение относится к электрохимии (гальванотехнике), в частности к получению никелевых покрытий с низким переходным сопротивлением, например, для омических контактов к полупроводниковым материалам

Изобретение относится к полупроводниковой электронике и может быть использовано при формировании СБИС ЗУ на арсениде галлия
Изобретение относится к микроэлектронике и может быть использовано в производстве полупроводниковых приборов и интегральных схем

Изобретение относится к приборам микро- электромеханических систем (МЭМС), в частности к их изготовлению на стандартных пластинах кремния

Изобретение относится к технологии изготовления многоуровневой металлизации интегральных схем

Изобретение относится к технологии производства полупроводниковых приборов, в частности к технологии изготовления контактов с пониженным сопротивлением. В способе изготовления полупроводникового прибора формируют контакты на основе силицида платины. Для этого наносят пленку платины толщиной 35-45 нм электронно-лучевым испарением на кремниевую подложку, нагретую предварительно до 350°C, со скоростью осаждения 5 нм/мин. Затем проводят термообработку в три этапа: 1 этап - при температуре 200°C в течение 15 мин, 2 этап - при температуре 300°C в течение 10 мин и 3 этап - при температуре 550°C в течение 15 мин в форминг-газе, при смеси газов N2:H2=9:1. Предлагаемый способ изготовления полупроводникового прибора обеспечивает снижение сопротивления контакта, повышение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных. 1 табл.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии формирования силицидных слоев с низким сопротивлением. Изобретение обеспечивает снижение сопротивления, повышение технологичности, улучшение параметров, повышение качества и увеличение процента выхода годных. В способе изготовления полупроводниковых приборов на пластине кремния формируют аморфный слой имплантацией ионов кремния с энергией 50 кэВ, дозой 5⋅1015 см-2, при температуре подложки 25°С. Перед нанесением слоя палладия подложку последовательно протравливают в азотной, серной и плавиковой кислотах, затем промывают деионизованной водой. Слой палладия наносят при температуре 25-100°С толщиной 0,1 мкм, со скоростью 1,5 нм/сек. После нанесения слоя палладия проводят термообработку в вакууме при давлении (2-8)⋅105 мм рт.ст., температуре 250°С в течение 20-30 мин. В результате образуется силицид палладия Pd2Si. 1 табл.

Изобретение относится к технологии силовой электроники, а именно к технологии получения дискретных силовых транзисторов на основе нитрида галлия (GaN), работающих в режиме обогащения. В способе увеличения порогового напряжения отпирания GaN транзистора, включающем создание на поверхности кремниевой пластины с эпитаксиальной гетероструктурой типа p-GaN/AlGaN/GaN подзатворной р-GaN меза-области, межприборной меза-изоляции, формирование омических контактов к областям стока и истока транзистора, формирование двухслойной резистивной маски литографическими методами, очистку поверхности полупроводника, осаждение тонких пленок затворной металлизации, извлечение пластины из вакуумной камеры установки напыления, удаление резистивной маски, перед напылением тонких пленок затворной металлизации пластину подвергают обработке в атмосфере атомарного водорода в течение t=10-60 секунд при температуре Т=20-150°С и плотности потока атомов водорода на поверхность пластины, равной 1013-1016 ат. см-2 с-1. Изобретение обеспечивает увеличение порогового напряжения отпирания GaN транзистора при использовании пленок барьерных металлов к p-GaN подзатворной области с высокой работой выхода электронов. 4 з.п. ф-лы, 3 ил.
Наверх