Устройство поиска широкополосных сигналов

Изобретение относится к радиотехнике и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы. Технический результат: повышение помехоустойчивости при воздействии импульсных помех - решается за счет того, что отключается выход устройства как на время действия импульсной помехи, так и на время, которое необходимо для обработки согласованным фильтром неискаженного импульсной помехой сигнала. Для этого в устройство введены ключ (18) и третий блок сравнения с порогом (19), последовательно соединенные тактируемый RS-триггер (20) и таймер (21), а также логический блок (22), выход которого является выходом устройства и соединен с управляющим входом блока управления переключением каналов (11), при этом выход элемента "И" (12) соединен с первым входом логического блока (22), первый вход ключа (18) и вход третьего блока сравнения с порогом (19) соединены и являются входом устройства, причем выход третьего блока сравнения с порогом (19) соединен со вторым входом ключа (18), первым входом тактируемого RS-триггера (20) и первым управляющим входом логического блока (22), второй управляющий вход которого соединен с выходом таймера (21) и вторым входом тактируемого RS-триггера (20). 3 ил.

 

Предлагаемое устройство относится к области радиотехники и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы.

Известны устройства поиска широкополосных сигналов (ШПС), например, А.С. № 1003372, Н 04 L 7/02, 1981 г., № 809619 Н 04 L 7/02, 1979 г., в которых осуществляется корреляционная обработка сигнала или же согласованная фильтрация ШПС.

Недостатком этих устройств является низкая помехоустойчивость поиска ШПС по задержке, а именно в большой вероятности синхронизации устройств поиска на структурные помехи.

Наиболее близким по технической сущности к предлагаемому является устройство по патенту № 2223606, принятое за прототип.

На фиг.1 изображена блок-схема устройства-прототипа, где обозначено:

1 - линейная часть;

2 - согласованный фильтр;

3 - предварительный фильтр;

4 - линия задержки;

5₁-5n - первый, второй, третий,..., n-й аттенюаторы;

6₁-6n - первый, второй, третий,..., n-й фазовращатели;

7 и 13 - первый и второй сумматоры;

8 и 15 - первый и второй детекторы;

9 и 16 - первый и второй блоки сравнения порогом;

10₁-10n/2 - первый, второй, третий,..., n/2-й инверторы;

11 - блок управления переключением каналов;

12 - элемент "И";

14 - элемент "НЕ";

17 - генератор тактовых импульсов.

Устройство-прототип содержит последовательно соединенные линейную часть 1 и согласованный фильтр 2, последовательно соединенные генератор тактовых импульсов 17 и блок переключения каналов 11, выход которого соединен со вторым входом линейной части 1. При этом согласованный фильтр 2 содержит последовательно соединенные предварительный фильтр 3 и линию задержки 4, (n-1) выходов которой соединены с входами со второго по n-й аттенюаторов 5₂-5_n соответственно, выходы которых соединены с входами соответствующих фазовращателей 6₂-6_n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно. Выход предварительного фильтра 3 через последовательно соединенные первые аттенюатор 5₁ и фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является выходом согласованного фильтра 2 и через последовательно соединенные первые детектор 8, блок сравнения с порогом 9 и элемент "И" 12 соединен с управляющим входом блока управления переключением каналов 11 и является выходом устройства. Кроме того, выход второго сумматора через последовательно соединенные вторые детектор 15, блок сравнения с порогом 16 и элемент "НЕ" 14 соединен со вторым входом элемента "И" 12. Входы инверторов 10₁-10_n/2 соединены соответственно с первой группой n/2 входов первого сумматора 7, а выходы инверторов 10₁-10_n/2 - с соответствующими входами второго сумматора 13. При этом n/2 входов второй группы первого сумматора 7 соединены соответственно с входами второй группы n/2 входов второго сумматора 13.

Работает устройство-прототип следующим образом.

На первый вход блока 1 поступает ШПС, структурная помеха или их смесь и проходит через блок 3 на вход блока 4 и с его (n-1) выходов через соответствующие блоки 5₁-5_n и 6₁-6_n на входы первого сумматора 7. Параметры блоков 4, 5₁-5_n и 6₁-6_n выбираются таким образом, чтобы на выходе сумматора 7 элементы сигнала складывались в фазе и выражали значение функции автокорреляции полезного сигнала, а на выходе блока 8 - значение огибающей функции автокорреляции полезного сигнала. Превышение порога в блоке 9 приводит к тому, что на второй вход элемента "И" 12 поступит логическая единица. Одновременно с n входов первого сумматора 7 сигнал поступает на соответствующие n входов второго сумматора 13. В момент времени, когда на выходе сумматора 7 все n элементов сигнала сложатся синфазно, на выходе сумматора 13 n/2 элемента сложатся тоже синфазно, а n/2 остальных элементов сигнала сложатся с противоположной фазой, то есть значение автокорреляционной функции сигнала на выходе сумматора 13 будет близко к нулю. Соответственно не будет превышен порог в блоке 16, и с выхода блока 14 на вход блока 12 поступит логическая единица, которая подается на управляющий вход блока 11, что приведет к фиксации данного канала и означает, что сигнал найден и поиск закончен.

Если на первый вход блока 1 поступит смесь полезного сигнала и мощной структурной помехи, тогда, как и в случае только с полезным сигналом, превышение порога суммой огибающих функций автокорреляции сигнала и функции взаимной корреляции помехи в блоке 9 приведет к поступлению на второй вход элемента "И" 12 логической единицы. Вероятность того, что в этот же момент значение функции взаимной корреляции не превысит порог в блоке 16, достаточно мала. Таким образом, на первый вход элемента "И" 12 поступит логический нуль и на управляющем входе блока 11 будет логический нуль, означающий, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала не закончен.

Однако при воздействии импульсных помех характеристики поиска значительно ухудшаются.

Для защиты от импульсных помех применяется подавитель импульсных помех. В этом случае при воздействии импульсной помехи часть полезного сигнала и часть структурной помехи (по длительности) будут вырезаны (см. "Шумоподобные сигналы в системе передачи информации" под ред. В.Б.Пестрякова. М., "Сов. Радио", 1973, стр.394-395). Это приведет к тому, что функция автокорреляции (АКФ) полезного сигнала и функция взаимной корреляции (ВКФ) полезного сигнала со структурной помехой будут искажены. Соотношение между АКФ полезного сигнала и ВКФ помехи в этом случае изменится. Появляется вероятность того, что устройство поиска выдаст решение, что обнаружен полезный сигнал, когда полезного сигнала на входе нет. То есть произойдет ошибка в работе устройства.

Недостатком устройства-прототипа является низкая помехоустойчивость при воздействии импульсных помех.

Задача, решаемая в предлагаемом устройстве, - уменьшение вероятности синхронизации на структурную помеху в присутствии импульсной помехи.

Для устранения указанного недостатка в устройство поиска широкополосных сигналов, содержащее последовательно соединенные линейную часть, согласованный фильтр, последовательно соединенные генератор тактовых импульсов и блок переключения каналов, выход которого соединен со вторым входом линейной части, при этом согласованный фильтр содержит последовательно соединенные предварительный фильтр и линию задержки, (n-1) выходов которой соединены со второго по n-й входами аттенюаторов соответственно, выходы которых соединены с входами соответствующих n-1 фазовращателей, выходы которых соединены с входами со второго по n-й первого сумматора соответственно, выход предварительного фильтра через последовательно соединенные первые аттенюатор и фазовращатель соединен с первым входом первого сумматора, выход которого является выходом согласованного фильтра и через последовательно соединенные первые детектор и блок сравнения с порогом соединен с первым входом элемента "И", кроме того, выход второго сумматора через последовательно соединенные вторые детектор, блок сравнения с порогом и элемент "НЕ" соединен со вторым входом элемента "И", входы инверторов соединены соответственно с первой группой n/2 входов первого сумматора, а выходы инверторов - с соответствующими входами второго сумматора, при этом с n/2 no n входы второй группы первого сумматора соединены соответственно с входами с n/2 по n второй группы входов второго сумматора, согласно изобретению введены ключ и третий блок сравнения с порогом, последовательно соединенные тактируемый RS-триггер и таймер, а также логический блок, выход которого является выходом устройства и соединен с управляющим входом блока управления переключением каналов, при этом выход элемента "И" соединен с первым входом логического блока, первый вход ключа и вход третьего блока сравнения с порогом соединены и являются входом устройства, причем выход третьего блока сравнения с порогом соединен со вторым входом ключа, первым входом тактируемого RS-триггера и первым управляющим входом логического блока, второй управляющий вход которого соединен с выходом таймера и вторым входом тактируемого RS-триггера.

Схема предлагаемого устройства представлена на фиг.2, где обозначено:

1 - линейная часть;

2 - согласованный фильтр;

3 - предварительный фильтр;

4 - линия задержки;

5₁-5n - первый, второй, третий,..., n-й аттенюаторы;

6₁-6n - первый, второй, третий,..., n-й фазовращатели;

7 и 13 - первый и второй сумматоры;

8 и 15 - первый и второй детекторы;

9, 16 и 19 - первый, второй и третий блоки сравнения с порогом;

10₁-10_n/2 - первый, второй, третий,..., n/2-й инверторы;

11 - блок управления переключением каналов;

12 - элемент "И";

14 - элемент "НЕ";

17 - генератор тактовых импульсов;

18 - ключ;

20 - тактируемый RS-триггер;

21 - таймер;

22 - логический блок.

Предлагаемое устройство содержит последовательно соединенные ключ 18, линейную часть 1 и согласованный фильтр 2, последовательно соединенные генератор тактовых импульсов 17 и блок переключения каналов 11, выход которого соединен со вторым входом линейной части 1. При этом согласованный фильтр 2 содержит последовательно соединенные предварительный фильтр 3 и линию задержки 4, (n-1) выходов которой соединены с входами со второго по n-й аттенюаторов 5₂-5_n соответственно, выходы которых через соответствующие фазовращатели 6₂-6_n соединены со второго по n-й входами первого сумматора 7 соответственно. Выход предварительного фильтра 3 через последовательно соединенные первые аттенюатор 5₁ и фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является выходом согласованного фильтра 2 и через последовательно соединенные первые детектор 8, блок сравнения с порогом 9 и элемент "И" 12 соединен с первым входом логического блока 22, выход которого является выходом устройства и соединен с управляющим входом блока управления переключением каналов 11. Кроме того, выход второго сумматора 13 через последовательно соединенные вторые детектор 15, блок сравнения с порогом 16 и элемент "НЕ" 14 соединен со вторым входом элемента "И" 12. Входы инверторов 10₁-10_n/2 соединены соответственно с первой группой n/2 входов первого сумматора 7, а выходы инверторов 10₁-10_n/2 - с соответствующими входами второго сумматора 13. При этом с n/2 no n входы второй группы первого сумматора 7 соединены соответственно с n/2 по n входами второй группы n/2 входов второго сумматора 13. Первый вход ключа 18 и вход третьего блока сравнения 19 соединены и являются входом устройства. Причем выход третьего блока сравнения 19 соединен со вторым входом ключа 18, первым управляющим входом логического блока 22 и через последовательно соединенные тактируемый RS-триггер 20 и таймер 21 - со вторым управляющим входом логического блока 22. При этом выход таймера 21 соединен со вторым входом тактируемого RS-триггера 20.

Предлагаемое устройство работает следующим образом. На вход устройства поступает входной сигнал, при отсутствии импульсной помехи он без изменения проходит через блок 18 и поступает на первый вход блока 1. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 поступает на вход блока 4 и через последовательно соединенные блоки 5₁ и 6₁ - на первый вход первого сумматора 7. С (n-1) выходов блока 4 через соответствующие последовательно соединенные блоки 5₂-5_n и 6₂-6_n сигнал поступает на соответствующие со второго по n-й входы первого сумматора 7. Параметры блока 4, блоки 5₁-5_n и 6₁-6_n выбираются таким образом, чтобы на выходе сумматора 7, являющимся также и выходом блока 2, элементы сигнала складывались в фазе и выражали значение функции автокорреляции полезного сигнала, а на выходе блока 8 будет значение огибающей функции автокорреляции полезного сигнала. Превышение порога в блоке 9 приводит к тому, что на второй вход блока 12 поступит логическая единица.

Одновременно с выходов блоков 6₁-6_n/2 сигнал поступает на входы соответствующих блоков 10₁-10_n/2, а с их выходов - на n/2 соответствующие входы второго сумматора 13. С выходов блоков 6_n/2 - 6_n сигнал поступает на соответствующие входы n/2 -n второго сумматора 13.

Это приводит к тому, что в момент времени, когда на выходе первого сумматора 7 все n элементов сигнала сложатся синфазно, то на выходе второго сумматора 13 n/2 элементов сложатся синфазно, а n/2 остальных элементов сигнала сложатся с противоположной фазой, т.е. значение автокорреляционной функции сигнала на выходе второго сумматора 13 будет близко к нулю. Соответственно не будет превышен порог в блоке 16 и с выхода блока 14 на первый вход блока 12 поступит логическая единица. Следовательно, с выхода блока 12 выйдет логическая единица и, пройдя без изменения (если на входе нет импульсной помехи) через логический блок 22, поступит на управляющий вход блока 11, что приведет к фиксации данного канала, так как выход логической единицы с выхода блока 22 означает, что сигнал найден и поиск закончен.

Если на первый вход блока 1 поступит смесь полезного сигнала и структурной помехи, то, как и в случае только с полезным сигналом, превышение порога суммой огибающих функций автокорреляции сигнала и функции взаимной корреляции помехи в блоке 9 приведет к поступлению на второй вход блока 12 логической единицы. Вероятность того, что в этот же момент значение функции взаимной корреляции не превысит порог в блоке 16, достаточно мала. То есть с выхода блока 14 на первый вход блока 12 поступает логический нуль. Следовательно, на выходе блока 12 будет логический нуль, и он без изменения (при отсутствии на входе устройства импульсной помехи) пройдя через логический блок 22, поступит на управляющий вход блока 11. Логический нуль означает, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала будет продолжен.

Если на первый вход блока 1 поступит структурная помеха, то вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16 достаточно велика. Это значит, что на первый вход блока 12 поступит логический нуль, а на второй вход блока 12 поступит логическая единица. С выхода блока 22 на управляющий вход блока 11 поступит логический нуль, и поиск сигнала будет продолжен на других каналах.

Если на входе присутствует мощная импульсная помеха, то третий блок сравнения с порогом 19 закроет ключ 18, и логическое устройство 22 отключит выход (на выходе будет логический нуль), на управляющий вход блока 11 поступит логический нуль, и поиск сигнала будет продолжен на других каналах. Но так как импульсная помеха уже прошла в тракт, то она вызовет ошибку в расчете корреляционной функции на время 2Т, поэтому нужен таймер 21, которой подключит выход через логическое устройство 22 только по прошествии времени 2Т, а чтобы отсчет начался не сразу, а только по срезу импульсной помехи, то для этого служит триггер 20.

Реализация логического блока 22 может быть осуществлена согласно структурной схеме, представленной на фиг.3, где обозначено:

22.1, 22.2, 22.3 - ключи;

22.4 - линия задержки.

Логический блок 22 содержит последовательно соединенные ключи 22.1, 22.2 и 22.3, выход которого является выходом логического блока 22. Кроме того, выход линии задержки 22.4 соединен со вторым входом ключа 22.1, а вход линии задержки 22.4 соединен со вторым входом ключа 22.2 и является первым управляющим входом логического блока, а второй вход ключа 22.3 - вторым управляющим входом логического блока 22.

Логический блок 22 управляется с помощью двух сигналов, один из которых поступает с выхода блока сравнения с порогом 19 на первый управляющий вход, а другой - с выхода таймера 21 на второй управляющий вход логического блока. По своей сути блок 22 - это сложный ключ. Ключ 22.2 отключает выход устройства на время действия импульсной помехи, ключ 22.3 отключает выход устройства на время действия таймера, ключ 22.1 отключает выход устройства на время между переключением ключей 22.2 и 22.3. Линия задержки 22.4 действует на время длительности импульсной помехи.

По сравнению с прототипом в заявляемом устройстве воздействие импульсных помех устранено за счет отключения выхода устройства на время воздействия импульсной помехи, а следовательно, достигается обеспечение снижения вероятности ложной синхронизации.

Устройство поиска широкополосных сигналов, содержащее последовательно соединенные линейную часть, согласованный фильтр, последовательно соединенные генератор тактовых импульсов и блок переключения каналов, выход которого соединен со вторым входом линейной части, при этом согласованный фильтр содержит последовательно соединенные предварительный фильтр и линию задержки, (n-1) выходов которой соединены со второго по n-ый входами аттенюаторов соответственно, выходы которых соединены с входами соответствующих n-1 фазовращателей, выходы которых соединены с входами со второго по n-ый первого сумматора соответственно, выход предварительного фильтра через последовательно соединенные первые аттенюатор и фазовращатель соединен с первым входом первого сумматора, выход которого является выходом согласованного фильтра и через последовательно соединенные первые детектор и блок сравнения с порогом соединен с первым входом элемента И, кроме того, выход второго сумматора через последовательно соединенные вторые детектор, блок сравнения с порогом и элемент НЕ соединен со вторым входом элемента И, входы инверторов соединены соответственно с первой группой n/2 входов первого сумматора, а выходы инверторов - с соответствующими входами второго сумматора, при этом с n/2 no n входы второй группы первого сумматора соединены соответственно с входами с n/2 по n второй группы входов второго сумматора, отличающееся тем, что введены ключ и третий блок сравнения с порогом, последовательно соединенные тактируемый RS-триггер и таймер, а также логический блок, выход которого является выходом устройства и соединен с управляющим входом блока управления переключением каналов, при этом выход элемента И соединен с первым входом логического блока, первый вход ключа и вход третьего блока сравнения с порогом соединены и являются входом устройства, причем выход третьего блока сравнения с порогом соединен со вторым входом ключа, первым входом тактируемого RS-триггера и первым управляющим входом логического блока, второй управляющий вход которого соединен с выходом таймера и вторым входом тактируемого RS-триггера, а также ключ последовательно соединен с линейной частью, вход предварительного фильтра является входом согласованного фильтра.