Устройство задержки импульсов

Предлагаемое изобретение относится к импульсной технике и может быть использовано в радиолокации, радионавигации, телеметрии, в измерительной и вычислительной технике, в частности для имитации импульсных сигналов, отраженных от движущейся цели. Достигаемый технический результат - расширение функциональных возможностей устройства задержки импульсов за счет обеспечения формирования задержанного сигнала с непрерывно меняющейся величиной задержки. Устройство задержки импульсов содержит генератор тактовых импульсов (1), оперативное запоминающее устройство (2), шину управления (3), счетчик времени (6), сумматор (7), формирователь одиночного импульса по переднему фронту импульса (9), формирователь одиночного импульса по заднему фронту импульса (10), элементы ИЛИ (11, 12), элементы И (13, 14), D-триггер (15). 1 ил.

 

Предлагаемое изобретение относится к импульсной технике и может быть использовано в радиолокации, радионавигации, телеметрии, в измерительной и вычислительной технике, в частности для имитации импульсных сигналов, отраженных от движущейся цели.

Известно устройство задержки импульсов, содержащее n-разрядный регистр сдвига, генератор тактовых импульсов, делитель частоты, блок записи, блок считывания, формирователь N равномерно сдвинутых во времени тактовых импульсов, оперативное запоминающее устройство, блок управления записью и считыванием [авт. св. № 1521226 А1, Н 03 К 5/13, 28.12.87].

Данное устройство позволяет получить высокую точность задержки импульсных сигналов, однако оно не обеспечивает работу с изменяющейся во времени величиной задержки.

Известна также цифровая регулируемая линия задержки, выбранная в качестве прототипа, содержащая генератор тактовых импульсов (ГТИ), делитель частоты с переменным коэффициентом деления (ДПКД), оперативное запоминающее устройство (ОЗУ), шину управления, информационные вход и выход, причем первый выход ГТИ соединен с входом "Выбор кристалла" ОЗУ, второй выход - с входом "Запись" ОЗУ и тактовым входом ДПКД, информационные входы которого подключены к шине управления, а выход каждого триггера ДПКД соединен с входом адресов строк и столбцов ОЗУ поразрядно, информационные вход и выход ОЗУ являются входом и выходом управляемой линии задержки соответственно [авт.св. № 2108659, С1, Н 03 Н 9/30, 9/38, 08.06.93].

Данное устройство позволяет управлять величиной задержки. Недостатком устройства является то, что изменение величины задержки может осуществляться только в начале каждого цикла работы устройства, длительность которого равна величине задержки, что приводит к искажению задержанного сигнала при непрерывно меняющейся задержке и не обеспечивает непрерывности выходного сигнала: при уменьшении задержки происходит выпадение части сигнала, длительность которого равна величине изменения задержки, при увеличении задержки - добавление сигнала с неопределенным значением. Это ограничивает функциональные возможности устройства, в частности оно не позволяет имитировать с достаточной точностью импульсные сигналы, отраженные от движущейся цели. Недостатком устройства также является относительно большая емкость ОЗУ, связанная с необходимостью хранения входного сигнала в дискретном виде с частотой дискретизации, равной частоте ГТИ.

Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения формирования задержанного сигнала с непрерывно меняющейся величиной задержки.

Указанная цель достигается за счет того, что в устройство задержки импульсов, содержащее генератор тактовых импульсов (ГТИ), оперативное запоминающее устройство (ОЗУ), входы синхронизации записи (wrclock) и чтения (rdclock) которого подключены соответственно к первому и второму выходам ГТИ, шину управления, информационные вход и выход, введены счетчик времени, сумматор, первая группа входов которого подключена к шине управления, а выходы - к N разрядам шины входных данных ОЗУ, компаратор, первая группа входов которого объединена со второй группой входов сумматора и соединена с информационными выходами счетчика времени, а вторая группа входов компаратора соединена с N разрядами шины выходных данных ОЗУ, формирователь одиночного импульса по переднему фронту импульса (ФОПФ) и формирователь одиночного импульса по заднему фронту импульса (ФОЗФ), первые входы которых объединены и являются информационным входом устройства, первый элемент ИЛИ, первый вход которого объединен с (N+1) разрядом шины входных данных ОЗУ и соединен с выходом ФОПФ, второй вход - с выходом ФОЗФ, второй элемент ИЛИ, выход которого соединен с входом чтения (rd) ОЗУ, первый элемент И, первый вход которого подключен к выходу признака пустой памяти (empty) ОЗУ, второй вход объединен со входом записи (wr) ОЗУ и подключен к выходу первого элемента ИЛИ, а выход - к первому входу второго элемента ИЛИ, второй элемент И, первый вход которого объединен со входом счетчика времени и с вторыми входами ФОПФ и ФОЗФ и соединен с первым выходом ГТИ, второй вход второго элемента И объединен со вторым входом второго элемента ИЛИ и соединен с выходом компаратора, и D-триггер, информационный вход которого подключен к (N+1) разряду шины выходных данных ОЗУ, вход синхронизации - к выходу второго элемента И, а выход D-триггера является информационным выходом устройства.

На чертеже приведена блок-схема устройства задержки импульсов, в которое входят

1 - генератор тактовых импульсов (ГТИ);

2 - оперативное запоминающее устройство (ОЗУ);

3 - шина управления;

4 - информационный вход;

5 - информационный выход;

6 - счетчик времени;

7 - сумматор;

8 - компаратор;

9 - формирователь одиночного импульса по переднему фронту импульса (ФОПФ);

10 - формирователь одиночного импульса по заднему фронту импульса (ФОЗФ);

11 - первый элемент ИЛИ;

12 - второй элемент ИЛИ;

13 - первый элемент И;

14 - второй элемент И;

15 - D-триггер.

Первый выход ГТИ 1 соединен с входом счетчика времени 6, с вторыми входами ФОПФ 9 и ФОЗФ 10, с входом синхронизации записи (wrclock) ОЗУ 2 и с первым входом второго элемента И 14. Второй выход ГТИ 1 соединен с входом синхронизации чтения (rdclock) ОЗУ 2. N разрядов шины входных данных ОЗУ 2 соединены с соответствующими разрядами выходов сумматора 7, а (N+1) разряд шины входных данных ОЗУ 2 соединен с выходом ФОПФ 9 и с первым входом элемента ИЛИ 11. N разрядов шины выходных данных ОЗУ 2 соединены с соответствующими разрядами второй группы входов компаратора 8, а (N+1) разряд шины выходных данных ОЗУ 2 соединен с информационным входом D-триггера 15. Вход записи (wr) ОЗУ 2 соединен с выходом первого элемента ИЛИ 11 и с вторым входом первого элемента И 13. Вход чтения (rd) ОЗУ 2 соединен с выходом второго элемента ИЛИ 12. Выход признака пустой памяти (empty) ОЗУ 2 соединен с первым входом первого элемента И 13, выход которого соединен с первым входом второго элемента ИЛИ 12. Выходы разрядов шины управления 3 подключены к соответствующим разрядам первой группы входов сумматора 7, разряды второй группы входов которого подключены к соответствующим разрядам информационных выходов счетчика времени 6 и первой группы входов компаратора 8, выход которого соединен с вторыми входами второго элемента ИЛИ 12 и второго элемента И 14, выход которого соединен с входом синхронизации D-триггера 15, а выход D-триггера 15 является информационным выходом устройства 5. Информационный вход 4 подключен к первым входам ФОПФ 9 и ФОЗФ 10.

ГТИ 1 имеет два выхода, на которых вырабатываются тактовые импульсы, сдвинутые на 1/2 периода относительно друг друга. Это необходимо для разделения во времени процессов записи и чтения ОЗУ 2. Частота ГТИ 1 определяет точность формирования задержанного сигнала.

Счетчик времени 6 формирует код текущего времени с ценой младшего разряда, равной периоду тактовых импульсов ТГТИ. Полное время пересчета счетчика времени 6 должно быть не менее максимального времени задержки ТЗАД, то есть число разрядов N счетчика времени 6 должно определяться следующей формулой:

Такое же число разрядов N должны иметь сумматор 7 и компаратор 8. ОЗУ 2 должно иметь на один разряд больше (N+1).

В качестве ОЗУ 2 применена память типа FIFO, имеющая раздельные шины входных и выходных данных, причем выходная шина данных должна быть регистровой, раздельные входы записи/чтения (wr/rd) и синхронизации записи/чтения (wrclock/rdclock) и выход признака пустой памяти (empty).

Устройство работает следующим образом. Входные импульсы с информационного входа 4 поступают на первые входы ФОПФ 9 и ФОЗФ 10, которые формируют одиночные импульсы по переднему и заднему фронтам входных импульсов, привязанные к импульсам первого выхода ГТИ 1 и имеющие длительность ТГТИ. Эти импульсы через элемент ИЛИ 11 поступают на вход записи (wr) ОЗУ 2, в результате в ОЗУ 2 в моменты поступления фронтов входных импульсов будут записываться данные, поступающие в шину входных данных ОЗУ 2. В N разрядов шины входных данных ОЗУ 2 поступает информация с выхода сумматора 7, который суммирует код текущего времени, поступающий с счетчика времени 6, и код величины текущей задержки, поступающий по шине управления 3. В (N+1) разряд шины входных данных ОЗУ 2 записывается сигнал с выхода ФОПФ 9. Этот разряд служит признаком фронта входного импульса: при переднем фронте входного импульса в (N+1) разряд шины входных данных ОЗУ 2 записывается "1", при заднем - "0". Таким образом, в моменты поступления фронтов входных импульсов последовательно в ячейки ОЗУ 2 будут записываться текущее время, увеличенное на величину текущей задержки, и признак фронта. Считанные по шине выходных данных ОЗУ 2 N разрядов поступают на вторую группу входов компаратора 8, на первую группу входов которого поступает код текущего времени со счетчика времени 6. В момент равенства кода текущего времени и кода времени, считанного из ОЗУ 2, на выходе компаратора 8 формируется единичный сигнал, который через элемент И 14, синхронизирующий этот сигнал с импульсами первого выхода ГТИ 1, поступает на вход синхронизации D-триггера 15, на информационный вход которого поступает сигнал признака фронта с (N+1) разряда шины выходных данных ОЗУ 2. Если сигнал признака фронта равен "1", то D-триггер 15 переключится в "1" и сформируется передний фронт выходного импульса, иначе D-триггер 15 переключится в "0" и сформируется задний фронт выходного импульса. Сигнал с выхода компаратора 8 одновременно поступает через элемент ИЛИ 12 на вход чтения (rd) ОЗУ 2 для считывания следующей ячейки ОЗУ 2. Если память ОЗУ 2 пустая, что может быть после включения устройства до прихода первого входного импульса, или в случае, когда величина задержки меньше периода входных импульсов, на выходе признака пустой памяти (empty) ОЗУ 2 вырабатывается сигнал "1", поступающий на первый вход элемента И 13, на второй вход которого поступает выходной сигнал элемента ИЛИ 11, а с выхода элемента И 13 сигнал через элемент ИЛИ 12 поступает на вход чтения (rd) ОЗУ 2, что обеспечивает чтение ОЗУ 2 сразу же после поступления первого фронта входного импульса.

Таким образом, на выходе устройства формируются фронты импульсов, задержка которых равна текущей задержке, поступающей по шине управления, в моменты поступления фронтов входных импульсов, что не приводит к искажению задержанного сигнала при непрерывно меняющейся величине задержки. Известные устройства, в том числе и прототип, позволяют изменять величину задержки лишь через определенные циклы, что приводит к искажению задержанного сигнала. Введение новых элементов с указанными связями позволяет расширить область применения предлагаемого устройства за счет обеспечения формирования задержанного сигнала с непрерывно меняющейся величиной задержки.

Кроме того, по сравнению с прототипом, в котором в ОЗУ записывается входной сигнал с дискретностью частоты генератора тактовых импульсов, в предлагаемом устройстве запись в ОЗУ производится лишь при поступлении фронтов входных импульсов, что значительно сокращает объем ОЗУ.

Реализация устройства может быть осуществлена на микросхемах средней и большой степени интеграции или на программируемой логической интегральной схеме (ПЛИС), например, из семейств АСЕХ 1К, APEX 20K, FLEX 10K фирмы ALTERA. Библиотека САПР ПЛИС MAX+PLUS2 содержит все основные узлы устройства, включая ОЗУ.

Испытания макетного образца устройства, выполненного на ПЛИС типа EP1K30QC208-1, показали полную его работоспособность при следующих характеристиках: частота генератора тактовых импульсов 20 МГц (погрешность задержки до 0,05 мкс), диапазон задержек от 0,05 до 400 мкс, частота входных импульсов до 600 кГц, длительность входных импульсов от 0,1 мкс.

Устройство задержки импульсов, содержащее генератор тактовых импульсов, оперативное запоминающее устройство, входы синхронизации записи и чтения которого подключены соответственно к первому и второму выходам генератора тактовых импульсов, шину управления, информационные вход и выход, отличающееся тем, что в него введены счетчик времени, сумматор, первая группа входов которого подключена к шине управления, а выходы - к N разрядам шины входных данных оперативного запоминающего устройства, компаратор, первая группа входов которого объединена со второй группой входов сумматора и соединена с информационными выходами счетчика времени, а вторая группа входов компаратора соединена с N разрядами шины выходных данных оперативного запоминающего устройства, формирователь одиночного импульса по переднему фронту импульса и формирователь одиночного импульса по заднему фронту импульса, первые входы которых объединены и являются информационным входом устройства, первый элемент ИЛИ, первый вход которого объединен с (N+1) разрядом шины входных данных оперативного запоминающего устройства и соединен с выходом формирователя одиночного импульса по переднему фронту импульса, второй вход - с выходом формирователя одиночного импульса по заднему фронту импульса, второй элемент ИЛИ, выход которого соединен со входом чтения оперативного запоминающего устройства, первый элемент И, первый вход которого подключен к выходу признака пустой памяти оперативного запоминающего устройства, второй вход объединен со входом записи оперативного запоминающего устройства и подключен к выходу первого элемента ИЛИ, а выход - к первому входу второго элемента ИЛИ, второй элемент И, первый вход которого объединен со входом счетчика времени и со вторыми входами формирователя одиночного импульса по переднему фронту импульса и формирователя одиночного импульса по заднему фронту импульса и соединен с первым выходом генератора тактовых импульсов, второй вход второго элемента И объединен со вторым входом второго элемента ИЛИ и соединен с выходом компаратора, и D-триггер, информационный вход которого подключен к (N+1) разряду шины выходных данных оперативного запоминающего устройства, вход синхронизации - к выходу второго элемента И, а выход D-триггера является информационным выходом устройства.



 

Похожие патенты:

Изобретение относится к генерированию импульсов и может использоваться в цифровых устройствах фазовой синхронизации. .

Изобретение относится к области импульсной техники и повьшает точность и стабильность удвоения частоты . .

Изобретение относится к имнульсной технике. .

Изобретение относится к импульсной технике и может быть использовано в электросвязи, автоматике, измерительной и радиотехнике -для выделения огибающей серии импульсов.

Изобретение относится к радиоэлектронным материалам и может быть использовано в различных устройствах на поверхностных акустических волнах (ПАВ). .

Изобретение относится к радиоэлектронике и может быть использовано в качестве диапазонных линий задержки или фазовых корректоров в устройствах связи. .

Изобретение относится к области радиотехники, а именно к способам обработки сигналов, основанных на взаимодействии РЧ-полей с веществом. .

Изобретение относится к импульсной технике и может быть использовано в радиолокации, радионавигации, телеметрии и импульсной радиосвязи, в измерительной и вычислительной технике.

Изобретение относится к области радиоэлектроники, в частности акустики, и может быть использовано в качестве регулируемого акустоэлектронного устройства временной или фазовой селекции сигналов, например, в качестве регулируемой ультразвуковой линии задержки (РУЛЗ), в различных радиоэлектрических системах обработки сигнальной информации.

Изобретение относится к радиоэлектронике, в частности акустоэлектронике, и может быть использовано в качестве регулируемого акустоэлектронного устройства временной или фазовой селекции сигналов, например в качестве регулируемой ультразвуковой линии задержки, в различных радиоэлектронных системах обработки сигнальной информации.

Изобретение относится к средствам функциональной электроники и может быть использовано для тонкого спектрального анализа. .

Изобретение относится к измерительной и вычислительной технике и автоматике и может быть использовано, в частности, в системах корреляционной обработки сигналов. .
Изобретение относится к области радиотехники, точнее оно посвящено одному из комплектующих элементов радиотехнических устройств - элементу задержки, осуществляющему временную задержку электрического сигнала.

Изобретение относится к радиоэлектронике и может использоваться в устройствах обработки сигналов. .

Изобретение относится к СВЧ-технике, в частности, к области обработки радиосигналов СВЧ-диапазона и может быть использовано в радиолокационной аппаратуре, в системах связи и передачи данных
Наверх