Система спутниковой связи

Изобретение относится к области радиотехники и может быть использовано в системах дуплексной связи с множественным доступом с частотным разделением, обработкой и коммутацией сигналов корреспондентов на борту спутникового ретранслятора связи. Достигаемым техническим результатом изобретения является обеспечение более высокой помехозащищенности сигналов с низким уровнем за счет исключения их подавления полезными сигналами с высоким уровнем на входе спутникового ретранслятора. Система спутниковой связи состоит из N>2 земных станций спутниковой связи и спутникового ретранслятора. Каждая земная станция спутниковой связи содержит антенно-фидерный тракт, усилитель мощности, дуплексер, входной блок, возбудитель, блок частотного разделения, приемник, блок разделения и объединения, сумматор по модулю два, линию задержки, блок управления возбудителем, блок формирования информационно-тестовых сигналов и спутниковый ретранслятор с обработкой сигналов на борту. 3 з.п. ф-лы, 19 ил.

 

Изобретение относится к области радиотехники и может быть использовано в системах дуплексной связи с множественным доступом с частотным разделением, обработкой и коммутацией сигналов корреспондентов на борту спутникового ретранслятора связи.

Известна спутниковая система связи (см. Хуан Р. и Хутен Ф. Ретранслятор системы спутниковой связи с обработкой сигналов на борту, ТИИЭР, N2, 1971, с.139-155), которая состоит из спутникового ретранслятора с обработкой сигналов на борту, содержащего приемную антенну, предварительный усилитель, блок дешифрации и разделения, генератор кода, N узкополосных фильтров, N демодуляторов, сумматор, усилитель мощности, передающую антенну и N земных оконечных станций.

Недостатком данной спутниковой системы связи является низкая помехозащищенность от информационных сигналов с повышенным уровнем сигнала вследствие отсутствия возможности выравнивания уровней сигналов, имеющих разрешенные кодовые комбинации.

Также известна система спутниковой связи (см. Игнатов В.В., Чистяков А.П. Обоснование основных технических параметров перспективной техники многоканальной радиосвязи. - Л.: ВАС, 1988, с.29-35), которая состоит из спутникового ретранслятора с обработкой сигналов на борту, содержащего приемную и передающую антенные системы, малошумящий усилитель мощности, смеситель, N индивидуальных трактов, каждый из которых состоит из усилителя промежуточной частоты, полосового фильтра, демодулятора. Общими для N трактов являются аппаратура временного объединения, модулятор и усилитель мощности. Каждая земная станция спутниковой связи содержит антенно-фидерный тракт, дуплексер, входное устройство, устройство частотного разделения, приемник, аппаратуру разделения и объединения, возбудитель, усилитель мощности.

Недостатком данной спутниковой системы связи является относительно низкая помехозащищенность, т.к. отсутствует возможность автоматического регулирования мощности земных станций спутниковой связи на передачу для обеспечения одинакового уровня информационного сигнала на входе малошумящего усилителя мощности спутникового ретранслятора.

Наиболее близкой по технической сущности к заявляемой системе спутниковой связи является система спутниковой связи по патенту РФ №2090003, опубл. 10.09.97 г., Бюл. N25.

Система спутниковой связи - прототип состоит из N земных станций спутниковой связи, каждая из которых содержит антенно-фидерный тракт, усилитель мощности, дуплексер, входное устройство, возбудитель, устройство частотного разделения, приемник, аппаратуру разделения и объединения, линию задержки, сумматор по модулю два и спутниковый ретранслятор с обработкой сигналов на борту, который содержит приемную антенную систему, малошумящий усилитель мощности, смеситель, N усилителей промежуточной частоты, N полосовых фильтров, N демодуляторов, коммутатор, К сумматоров по модулю два, аппаратуру временного объединения, модулятор, усилитель мощности, передающую антенную систему, гетеродин.

При этом в каждой земной станции спутниковой связи последовательно соединены антенно-фидерный тракт, выход которого подключен к первому входу дуплексера, выход которого подключен к входу входного устройства, выход которого подключен к входу устройства частотного разделения, выход которого подключен к входу приемника, выход которого подключен к первому входу аппаратуры разделения и объединения, второй выход которой подключен к второму входу сумматора по модулю два, первый выход аппаратуры разделения и объединения одновременно подключен к входу линии задержки и к входу возбудителя, выход которого подключен к входу усилителя мощности, выход которого подключен к второму входу дуплексера, выход задержки подключен к первому входу сумматора по модулю два, к выходу которого подключаются абоненты земной станции спутниковой связи, абонентский вход земной станции спутниковой связи подключен к второму входу аппаратуры разделения и объединения, в спутниковом ретрансляторе последовательно соединены приемная антенная система, малошумящий усилитель, смеситель, выход которого одновременно подключен к входам N усилителей промежуточной частоты, выход каждого из которых подключен к входам соответствующих полосовых фильтров, выход каждого из которых подключен к входам соответствующих демодуляторов, выходы которых подключены к соответствующим входам коммутатора, выходы которого подключены к соответствующим первым и вторым входам сумматоров по модулю два, выходы которых подключены к соответствующим входам аппаратуры временного объединения, выход которой подключен к первому входу модулятора, выход которого подключен к входу усилителя мощности, выход которого подключен к передающей антенной системе, на вторые входы смесителя и модулятора подключены соответствующие выходы гетеродина.

Достоинствами рассмотренной системы спутниковой связи по сравнению с аналогами является обеспечение более высокой оперативности установления соединений между земными станциями спутниковой связи и уменьшение скорости и полосы частот радиолинии спутниковый ретранслятор - земная станция спутниковой связи при сохранении пропускной способности.

Недостатком прототипа является относительно низкая помехозащищенность из-за эффекта подавления информационных сигналов с низким уровнем информационными сигналами с высоким уровнем на входе спутникового ретранслятора, что вызвано отсутствием объективного контроля качества информационного канала связи, обусловленного передачей тестовой информации по каналам служебной связи.

Целью изобретения является разработка системы спутниковой связи, обеспечивающей более высокую помехозащищенность сигналов с низким уровнем за счет исключения их подавления информационными сигналами с высоким уровнем на входе спутникового ретранслятора.

Для достижения сформулированной цели в известной системе спутниковой связи, включающей N≥2 земных станций спутниковой связи и спутниковый ретранслятор, который содержит приемную антенну, выход которой подключен к входу малошумящего усилителя мощности, выход которого подключен к сигнальному входу смесителя, N избирательных трактов, каждый из которых состоит из последовательно включенных усилителя промежуточной частоты, полосового фильтра, демодулятора, причем вход усилителя промежуточной частоты и выход демодулятора являются соответственно входом и выходом избирательного тракта, входы избирательных трактов объединены и подключены к сигнальному выходу смесителя, гетеродинный вход которого подключен к выходу гетеродина, выход i-го избирательного тракта, где i=1,2,...N, подключен к i-му входу коммутатора, N/2 сумматоров по модулю два, выход j-го, где j=1,2,...N/2, сумматора по модулю два подключен к j-му входу блока временного объединения, выход которого подключен к сигнальному входу модулятора, а гетеродинный вход к выходу гетеродина, выход модулятора подключен к входу усилителя мощности, выход которого подключен к входу передающей антенны, а каждая земная станция спутниковой связи включает дуплексер, приемопередающий вход-выход которого подключен к антенно-фидерному тракту, сигнальный вход дуплексера подключен к выходу усилителя мощности, вход которого подключен к выходу возбудителя, сигнальный выход дуплексера подключен к входу входного блока, выход которого подключен к входу блока частотного разделения, выход которого подключен к входу приемника, выход которого подключен к сигнальному входу блока разделения и объединения, линию задержки, выход которой подключен к информационному входу сумматора по модулю два, сигнальный вход которого подключен к сигнальному выходу блока разделения и объединения, а информационный выход которого подключен к входу линии задержки, причем информационный вход блока разделения и объединения и выход сумматора по модулю два являются соответственно информационными входом и выходом земной станции спутниковой связи, на спутниковый ретранслятор дополнительно введены N/2 коммутаторов тестового сигнала, i-й и i+1-й выходы коммутатора подключены соответственно к информационному и сигнальному входам [j=(i+1)/2]-го коммутатора тестового сигнала, а информационный и сигнальный выходы j-го коммутатора тестового сигнала подключены соответственно к информационному и сигнальному входам j-го сумматора по модулю два. На каждой земной станции спутниковой связи дополнительно введены блок управления возбудителем и блок формирования информационно-тестовых сигналов, управляющий и информационный выходы которого подключены соответственно к управляющему входу блока управления возбудителем и к информационному входу возбудителя. Информационный и сигнальный входы блока формирования информационно-тестовых сигналов подключены к входам соответственно линии задержки и сумматора по модулю два. Выход блока управления возбудителем подключен к управляющему входу возбудителя.

Коммутатор тестового сигнала состоит из формирователя сигнала запуска таймера, таймера, счетчика четных циклов, счетчика нечетных циклов, одновибратора, первого и второго логических элементов И и первого и второго логических элементов ИЛИ. Выход формирователя сигнала запуска таймера подключен к входу таймера, первый, второй и третий выходы которого подключены к входам соответственно счетчика четных циклов, одновибратора, счетчика нечетных циклов. Выходы счетчика четных циклов и счетчика нечетных циклов подключены к первым входам логических элементов И соответственно, а выход одновибратора подключен ко вторым входам логических элементов И. Выходы логических элементов И подключены ко вторым входам соответственно логических элементов ИЛИ, причем первые выходы логических элементов ИЛИ подключены соответственно к первому и второму входам формирователя сигнала запуска таймера и являются первым и вторым входами коммутатора тестового сигнала. Выходы логических элементов ИЛИ являются соответственно первым и вторым выходами коммутатора тестового сигнала.

Блок формирования информационно-тестовых сигналов состоит из первого логического элемента НЕ, выход которого подключен к второму входу первого логического элемента И, первый вход которого подключен к входу таймера и является первым входом блока формирования информационно-тестовых сигналов. Выход первого логического элемента И подключен к первому входу логического элемента ИЛИ, второй вход которого подключен к выходу третьего логического элемента И. Выход логического элемента ИЛИ является вторым выходом блока формирования информационно-тестовых сигналов. Вход первого логического элемента НЕ подключен к первому входу третьего логического элемента И, входу формирователя тестовой последовательности, выходу одновибратора, второму входу пятого логического элемента И и входу первой линии задержки. Второй вход третьего логического элемента И подключен к выходу формирователя тестовой последовательности и входу второго логического элемента НЕ, выход которого подключен к первому входу пятого логического элемента И, выход которого подключен к входу второй линии задержки, выход которой подключен к второму входу сумматора по модулю два, первый вход которого является вторым входом блока формирования информационно-тестовых сигналов. Выход таймера подключен к входу одновибратора. Выход первой линии задержки подключен к первому входу четвертого логического элемента И, второй вход которого подключен к выходу сумматора по модулю два, причем выход четвертого логического элемента И является первым выходом блока формирования информационно-тестовых сигналов.

Блок управления возбудителем состоит из элемента разрешения, информационный вход которого подключен к выходу второго одновибратора, а синхронизирующий к синхронизирующему входу входного элемента, сигнальный вход которого подключен к выходу первого одновибратора, управляющему входу анализатора ошибок и управляющему входу элемента синхронизации. Информационный вход элемента синхронизации подключен к выходу генератора тактовых импульсов и синхронизирующему входу входного элемента. Выход элемента разрешения подключен к входу первого одновибратора. Выход входного элемента подключен к информационному входу анализатора ошибок, сигнальный вход которого подключен к выходу второго одновибратора. Выход анализатора ошибок подключен к информационному входу элемента памяти, синхронизирующий и сигнальный входы которого подключены соответственно к синхронизирующему и сигнальному выходам элемента синхронизации. Управляющий вход элемента памяти подключен к выходу элемента установки начального состояния и управляющему входу коммутатора и управляющему входу формирователя кода. Выход элемента памяти подключен к информационному входу элемента оценки состояния, управляющий вход которого подключен к выходу формирователя порогов оценки качества. Выход элемента оценки состояния подключен к информационному входу коммутатора, сигнальный вход которого подключен к сигнальному входу элемента памяти и входу второго одновибратора. Сигнальный выход элемента установки начального состояния подключен к сигнальному входу формирователя кода, синхронизирующий и сдвигающий входы которого подключены соответственно к синхронизирующему и сдвигающему выходам коммутатора. Установочный вход формирователя кода подключен к выходу формирователя начального кода, причем информационный вход входного элемента и информационный выход формирователя кода являются соответственно входом и выходом блока управления возбудителем.

Благодаря новой совокупности существенных признаков за счет введения на спутниковый ретранслятор коммутатора тестового сигнала и обеспечения на нем поочередной коммутации информационного и тестового сигналов, а на каждую земную станцию спутниковой связи - блока управления возбудителем и блока формирования информационно-тестовых сигналов, обеспечивающих возможность формирования тестового сигнала и его передачу на спутниковый ретранслятор, прием, обработку и формирование управляющего сигнала для возбудителей земных станций спутниковой связи обеспечивается автоматическое определение качества канала спутниковой связи по значению коэффициента ошибок тестовых сигналов, в соответствии с которым формируются управляющие сигналы и производится управление уровнем сигнала возбудителя, чем достигается помехозащищенность линий спутниковой связи.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявленное устройство поясняется чертежами:

Фиг.1 - Система спутниковой связи.

Фиг.2 - Функциональная схема системы спутниковой связи.

Фиг.3 - Функциональная схема коммутатора тестового сигнала.

Фиг.4 - Функциональная схема формирователя сигнала запуска таймера.

Фиг.5 - Функциональная схема блока формирования информационно-тестовых сигналов.

Фиг.6 - Функциональная схема блока управления возбудителем.

Фиг.7 - Функциональная схема элемента разрешения.

Фиг.8 - Функциональная схема входного элемента.

Фиг.9 - Функциональная схема анализатора ошибок.

Фиг.10 - Функциональная схема блока синхронизации.

Фиг.11 - Функциональная схема элемента памяти.

Фиг.12 - Функциональная схема элемента оценки состояния.

Фиг.13 - Функциональная схема формирователя порогов оценки качества.

Фиг.14 - Функциональная схема элемента установки начального состояния.

Фиг.15 - Функциональная схема коммутатора.

Фиг.16 - Функциональная схема формирователя кода.

Фиг.17 - Функциональная схема формирователя начального кода.

Фиг.18 - Эпюры напряжений, функционирования элементов коммутатора тестового сигнала.

Фиг.19 - Эпюры напряжений, функционирования элементов блока формирования информационно-тестовых сигналов.

Система спутниковой связи, показанная на фиг.1, состоит из N>2 земных станций спутниковой связи 1...N и спутникового ретранслятора. Каждая земная станция спутниковой связи 1, показанная на фиг.2., содержит антенно-фидерный тракт 1.2, усилитель мощности 1.3, дуплексер 1.1, входной блок 1.5, возбудитель 1.4, блок частотного разделения 1.6, приемник 1.7, блок разделения и объединения 1.8, сумматор по модулю два 1.9, линию задержки 1.10, блок управления возбудителем 1.12, блок формирования информационно-тестовых сигналов 1.11 и спутниковый ретранслятор 2 с обработкой сигналов на борту, который содержит приемную антенну 2.1, малошумящий усилитель мощности 2.2, смеситель 2.3, N избирательных трактов 2.4₁...2.4_N, N усилителей промежуточной частоты 2.4.1₁...2.4.1_N, N полосовых фильтров 2.4.2₁...2.4.2_N, N демодуляторов 2.4.3₁...2.4.3_N, гетеродин 2.5, коммутатор 2.6, N/2 коммутаторов тестового сигнала 2.7₁...2.7_N/2 и сумматоров по модулю два 2,8₁...2.8_N/2, аппаратуру временного объединения 2.9, модулятор 2.10, усилитель мощности 2.11, передающую антенну 2.12.

При этом в каждой земной станции спутниковой связи 1...N (см. фиг.2) приемо-передающий вход-выход дуплексера 1.1 подключен к антенно-фидерному тракту 1.2. Сигнальный вход дуплексера 1.1 подключен к выходу усилителя мощности 1.3, вход которого подключен к выходу возбудителя 1.4. Сигнальный выход дуплексера подключен к входу входного блока 1.5, выход которого подключен к входу блока частотного разделения 1.6, выход которого подключен к входу приемника 1.7, выход которого подключен к сигнальному входу блока разделения и объединения 1.8. Выход линии задержки 1.10 подключен к информационному входу сумматора по модулю два 1.9, сигнальный вход которого подключен к сигнальному выходу блока разделения и объединения 1.8, а его информационный выход подключен к входу линии задержки 1.10, причем информационный вход блока разделения и объединения 1.8 и выход сумматора по модулю два 1.9 являются соответственно входом и выходом земной станции спутниковой связи 1. В спутниковом ретрансляторе 2 выход приемной антенны 2.1 подключен к входу малошумящего усилителя мощности 2.2, выход которого подключен к сигнальному входу смесителя 2.3. Каждый из N избирательных трактов 2.4 состоит из последовательно включенных усилителя промежуточной частоты 2.4.1, полосового фильтра 2.4.2, демодулятора 2.4.3, причем вход усилителя промежуточной частоты 2.4.1 и выход демодулятора 2.4.3 являются соответственно входом и выходом избирательного тракта 2.4. Входы избирательных трактов 2.4 объединены и подключены к сигнальному выходу смесителя 2.3, гетеродинный вход которого подключен к выходу гетеродина 2.5. Выход i-го избирательного тракта 2.4_i, где i=1, 2,...,N, подключен к i-му входу коммутатора 2.6, i-й и (i+1)-й выходы которого, где i-нечетное, подключены соответственно к информационному и сигнальному входам [j=(i+1)/2]-го коммутатора тестового сигнала 2.7_j. Выход j-го N/2 сумматора по модулю два 2.8, где j=1, 2,..., N/2, подключен к j-му входу аппаратуры временного объединения 2.9, выход которой подключен к сигнальному входу модулятора 2.10, а гетеродинный вход - к выходу гетеродина. Выход модулятора 2.10 подключен к входу усилителя мощности 2.11, выход которого подключен к входу передающей антенной системы 2.12.

Составляющие части заявляемого устройства являются типовыми и реализованы в действующих системах спутниковой связи, а их описание содержится в следующих источниках информации. Дуплексер 1.1 земной станции спутниковой связи 1 фиг.2 предназначен для развязки по частоте трактов приема и передачи, так как антенно-фидерный тракт является для них общим. В качестве дуплексера может быть использован фильтр разделения приема и передачи, схемы таких фильтров известны и описаны, например, в книге: Г.Б.Аскинази, В.Л.Быков, Г.В.Водопьянов и др. Справочник по спутниковой связи и вещанию. Под ред. Л.Я.Кантора. - М.: Радио и связь, 1983, с.13. рис.1.4. Антенно-фидерный тракт 1.2 фиг.2 предназначен для приема сигналов, излучаемых спутниковым ретранслятором 2 фиг.2. Схемы таких антенно-фидерных трактов известны и описаны в той же книге на с.176-196. Усилитель мощности 1.3 фиг.2 предназначен для усиления до необходимого уровня мощности СВЧ радиосигнала, поступающего от возбудителя 1.4. Схема усилителя мощности известна и описана, например, в книге: В.А.Буковский, В.В.Игнатов, А.П.Родимов и др. Военные системы космической связи. Под ред. А.П.Родимова. - Л.: ВАС, 1984, с.181-183, рис.8.5. Возбудитель 1.4 фиг.2 предназначен для формирования высокочастотных колебаний в диапазоне станции и модуляции групповым сигналом. Схема возбудителя известна и описана в той же книге на с.175-181, рис.8.1. Входной блок 1.5 фиг.2 предназначен для максимально возможного увеличения ее чувствительности. Схемы входных блоков известны и описаны, например, в книге: Справочник по спутниковой связи и вещанию. Под ред. Л.Я.Кантора. - М.: Радио и связь, 1983, с.146-154. Блок частотного разделения 1.6 и приемник 1.7 фиг.2 предназначены для выделения из широкой полосы частот ствола любой узкой полосы, в которой находится сигнал корреспондента, и его усиление, фильтрацию и демодуляцию. Схемы блоков частотного разделения и приемников известны и аналогичны описанным, например, в книге: Справочник по радиорелейной связи. Под. ред. С.В.Бородича. - М.: Радио и связь, 1981, с.115-152. Блок разделения и объединения 1.8 фиг.2 предназначен для объединения индивидуальных абонентских сигналов в единую групповую импульсную последовательность при передаче и разделении групповых сигналов на абонентские при приеме. Схемы таких блоков разделения и объединения известны и описаны, например, в книге: В.А.Буковский, В.В.Игнатов, А.П.Родимов и др. Военные системы космической связи. Под ред. А.П.Родимова. - Л.: ВАС, 1984, с.192-207, рис.9.7., 9.8. Сумматор по модулю два 1.9 фиг.2 предназначен для вычитания из принятого сигнала своего сигнала, задержанного в линии задержки на время распространения сигнала на участках линии земная станция спутниковой связи - спутниковый ретранслятор - земная станция спутниковой связи, и выделения на его выходе только сигнала корреспондента. В качестве сумматора по модулю два может быть использован сумматор, описанный в книге: В.А.Бушуев, В.Н.Вениаминов, В.Г.Ковалев и др. Микросхемы и их применение. - М.: Энергия, 1978, с.178-180. Линия задержки 1.10 фиг.2 предназначена для задержки входного сигнала на время, сопоставимое с временем распространения сигнала на линии земная станция спутниковой связи - спутниковый ретранслятор - земная станция спутниковой связи. Линия задержки может быть реализована путем применения двоично-дискретной линии задержки, описанной в книге: Антенны. Сб. статей. Вып.26. / Под ред. А.А.Пистолькорса. - М.: Связь, 1978, с.120-170.

Блок формирования информационно-тестовых сигналов 1.11, показанный на фиг.5, предназначен для формирования тестовых сигналов на земной станции спутниковой связи 1 фиг.2, включения данных тестовых сигналов в последовательность информационных сигналов в регламентированные временные интервалы и состоит из первого логического элемента НЕ 1.11.1, первого логического элемента И 1.11.2, логического элемента ИЛИ 1.11.3, третьего логического элемента И 1.11.4, четвертого логического элемента И 1.11.5, сумматора по модулю два 1.11.6, первой линии задержки 1.11.7, второй линии задержки 1.11.8, второго логического элемента НЕ 1.11.9, пятого логического элемента И 1.11.10, формирователя тестовой последовательности 1.11.11, одновибратора 1.11.12, таймера 1.11.13.

Выход первого логического элемента НЕ 1.11.1 подключен к второму входу первого логического элемента И 1.11.2, первый вход которого подключен к входу таймера 1.11.13 и является первым входом блока формирования информационно-тестовых сигналов 1.11. Выход первого логического элемента И 1.11.2 подключен к первому входу логического элемента ИЛИ 1.11.3, второй вход которого подключен к выходу третьего логического элемента И 1.11.4. Выход логического элемента ИЛИ 1.11.3 является вторым выходом блока формирования информационно-тестовых сигналов 1.11. Вход первого логического элемента НЕ 1.11.1 подключен к первому входу третьего логического элемента И 1.11.4, входу формирователя тестовой последовательности 1.11.11, выходу одновибратора 1.11.12, второму входу пятого логического элемента И 1.11.10 и входу первой линии задержки 1.11.7. Второй вход третьего логического элемента И 1.11.4 подключен к выходу формирователя тестовой последовательности 1.11.11 и входу второго логического элемента НЕ 1.11.9, выход которого подключен к первому входу пятого логического элемента И 1.11.10, выход которого подключен к входу второй линии задержки 1,11.8, выход которой подключен к второму входу сумматора по модулю два 1.11.6, первый вход которого является вторым входом блока формирования информационно-тестовых сигналов 1.11. Выход таймера 1.11.13 подключен ко входу одновибратора 1.11.12. Выход первой линии задержки 1.11.7 подключен к первому входу четвертого логического элемента И 1.11.5, второй вход которого подключен к выходу сумматора по модулю два 1.11.6, причем выход четвертого логического элемента И 1.11.5 является первым выходом блока формирования информационно-тестовых сигналов 1.11.

Входящие в общую структуру блока формирования информационно-тестовых сигналов 1.11, показанного на фиг.5, элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании современной элементной базы. Сумматор по модулю два 1.11.6 фиг.5 предназначен для выделения сигнала ошибки относительно переданного тестового сигнала и принятого от спутникового ретранслятора 2. фиг.2. В качестве сумматора по модулю два может быть использован сумматор, описанный в книге: В.А.Бушуев, В.Н.Вениаминов, В.Г.Ковалев и др. Микросхемы и их применение. - М.: Энергия, 1978, с.178-180. Первая линия задержки 1.11.7 фиг.5 предназначена для разрешения выделения сигнала ошибки, формируемого в сумматоре по модулю два 1.11.6 фиг.4. Вторая линия задержки 1.11.8 фиг.5 предназначена для синхронизации обработки информационно-тестовых сигналов, переданных земной станцией спутниковой связи 1 и принятых от спутникового ретранслятора 2 фиг.2. Формирователь тестовой последовательности 1.11.11 фиг.5 предназначен для формирования тестовой последовательности. В качестве формирователя тестовой последовательности может быть использован генератор импульсов, описанный в книге: Шелестов И.П. Радиолюбителям: полезные схемы. Кн.2. - М.: Солон, 1998, с.27, рис.1.30.а. Одновибратор 1.11.12 фиг.5 предназначен для формирования единичного импульса длительностью, соответствующей тестовому сигналу в структуре информационно-тестового сигнала. В качестве одновибратора 1.11.12 могут быть использованы ждущие мультивибраторы, которые описаны, например, в книге: В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалева и др. Микросхемы и их применение. - М.: Энергия, 1978, с.193 или В.Л.Шило. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Советское радио, 1979, с.210-214. Таймер 1.11.13 фиг.5 предназначен для формирования импульсов запуска одновибратора 1.1.12 фиг.5 относительно структуры кадра сигнала в моменты времени, соответствующие прохождению тестовой последовательности четных или нечетных циклов. Схемы таких таймеров известны и приведены, например, в книге: А.А.Бокуняев, Н.М. Борисов, Е.Б.Гумеля и др. Справочная книга радиолюбителя-конструктора. Кн.1. / Под ред. Н.И.Чистякова. - М.: Радио и связь, 1993, с.314, рис.8.123. Первая и вторая линии задержки могут быть реализованы путем применения двоично-дискретной линии задержки, описанной в книге: Антенны. Сб. статей. Вып.26. / Под ред. А.А.Пистолькорса. - М.: Связь, 1978, с.120-170. Схемы логических элементов НЕ, И, ИЛИ известны и описаны, например, в книге: А.А.Бокуняев, Н.М.Борисов, Е.Б.Гумеля и др. Справочная книга радиолюбителя-конструктора. Кн.1. / Под ред. Н.И.Чистякова. - М.: Радио и связь, 1993, с.304, рис.8.92.В., рис.8.92.6. и рис.8.92.а. соответственно.

Блок управления возбудителем 1.12, показанный на фиг.6, предназначен для регулировки усиления выходного сигнала возбудителя 1.4 фиг.2 в зависимости от качества информационного канала и состоит из элемента разрешения 1.12.1, генератора тактовых импульсов 1.12.2, первого одновибратора 1.12.3, входного элемента 1.12.4, анализатора ошибок 1.12.5, элемента синхронизации 1.12.6, второго одновибратора 1.12.7, элемента памяти 1.12.8, элемента оценки состояния 1.12.9, формирователя порогов оценки качества 1.12.10, элемента установки начального состояния 1.12.11, коммутатора 1.12.12, формирователя кода 1.12.13, формирователя начального кода 1.12.14.

Управляющий вход элемента разрешения 1.12.1 подключен к выходу второго одновибратора 1.12.7, а синхронизирующий вход - к синхронизирующему входу входного элемента 1.12.4, сигнальный вход которого подключен к выходу первого одновибратора 1.12.3, управляющему входу анализатора ошибок 1.12.5 и управляющему входу элемента синхронизации 1.12.6. Тактовый вход элемента синхронизации 1.12.6 подключен к выходу генератора тактовых импульсов 1.12.2 и тактовому входу входного элемента 1.12.4. Выход элемента разрешения 1.12.1 подключен к входу первого одновибратора 1.12.3. Выход входного элемента 1.12.4 подключен к информационному входу анализатора ошибок 1.12.5, обнуляющий вход которого подключен к выходу второго одновибратора 1.12.7. Выход анализатора ошибок 1.12.5 подключен к информационному входу элемента памяти 1.12.8, тактовый и разрешающий входы которого подключены соответственно к тактовому и разрешающему выходам элемента синхронизации 1.12.6. Управляющий вход элемента памяти 1.12.8 подключен к управляющему выходу элемента установки начального состояния 1.12.11, управляющему входу коммутатора 1.12.12 и управляющему входу формирователя кода 1.12.13. Выход элемента памяти 1.12.8 подключен к информационному входу элемента оценки состояния 1.12.9, установочный вход которого подключен к выходу формирователя порогов оценки качества 1.12.10. Выход элемента оценки состояния 1.12.9 подключен к информационному входу коммутатора 1.12.12, разрешающий вход которого подключен к разрешающему входу элемента памяти 1.12.8 и входу второго одновибратора 1.12.7. Разрешающий выход элемента установки начального состояния 1.12.11 подключен к разрешающему входу формирователя кода 1.12.13, информационный и переключающий входы которого подключены соответственно к информационному и переключающему выходам коммутатора 1.12.12. Установочный вход формирователя кода 1.12.13 подключен к выходу формирователя начального кода 1.12.14, причем информационный вход входного элемента 1.12.4 и выход формирователя кода 1.12.13 являются соответственно входом и выходом блока управления возбудителем 1.12.

Входящие в общую структуру блока управления возбудителем элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании современной элементной базы. Элемент разрешения 1.12.1 (фиг.7) предназначен для запуска первого одновибратора 1.12.3 и может быть реализован на логических элементах И-НЕ, И, описанных, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь, 1994, с.234-237. Второй вход элемента И 1.12.1.2 является тактовым вводом элемента разрешения 1.12.1. Вход логического элемента И-НЕ 1.12.1.1 является управляющим входом элемента разрешения 1.12.1. Выход логического элемента И-НЕ 1.12.1.1 соединен с первым входом логического элемента И 1.12.1.2, выход которого является выходом элемента разрешения 1.12.1. Генератор тактовых импульсов 1.12.2 обеспечивает синхронную работу всех элементов блока управления возбудителем. Схемы таких генераторов известны и приведены, например, в книге: Справочник по интегральным микросхемам. / Под ред. В.В.Тарабрина. - М.: Энергия, 1980, с.588 рис.5.35, 5.36. Первый одновибратор 1.12.3 предназначен для выставления интервала измерения t_измер (формирования импульса требуемой длительности). В качестве первого одновибратора 1.12.3 могут быть использованы ждущие мультивибраторы, которые описаны, например, в книге: В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалева и др. Микросхемы и их применение. - М.: Энергия, 1978, с.193 или В.Л.Шило. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Советское радио, 1979, с.210-214. Входной элемент 1.12.4 предназначен для выделения информационной последовательности из длительной серии последовательности сигналов одного знака. В частности, он может быть реализован на трехвходовом логическом элементе И (фиг.8). Такие логические элементы известны и описаны, например, в книге: В.Ю.Лавриенко. Справочник по полупроводниковым приборам. - Киев: Техника, 1980, с.399, рис.173. Первый, второй и третий входы логического элемента И являются соответственно управляющим, тактовым и информационным входами входного элемента 1.12.4, а выход логического элемента И является выходом входного элемента 1.12.4. Анализатор ошибок 1.12.5, показанный на фиг.9, предназначен для вычисления k_тек (подсчета неправильно принятых бит информационной последовательности). Он может быть реализован на двоичных счетчиках, построенных с использованием цифровых интегральных микросхем, описанных, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь, 1994, с.68. Соединенные входы V₁ и НЕ-V₂ двоичного счетчика являются управляющим входом анализатора ошибок 1.12.5. Вход синхронизации С и установочный вход двоичного счетчика соответствуют информационному и обнуляющему входам анализатора ошибок 1.12.5. Q-выходы двоичного счетчика соответствуют выходу анализатора ошибок 1.12.5, который представляет собой четырехразрядную шину. Блок синхронизации 1.12.6, изображенный на фиг.10, предназначен для записи и считывания информации в блок памяти 1.12.8, а также для управления коммутатором 1.12.12. Блок синхронизации может быть реализован на логических элементах И, И-НЕ, описанных, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь, 1994, с.234-237. Первый вход логического элемента И 1.12.6.1, соединенный с входом логического элемента И-НЕ 1.12.6.2, является управляющим входом элемента синхронизации 1.12.6. Второй вход логического элемента И 1.12.6.1 является тактовым входом элемента синхронизации 1.12.6. Выходы логических элементов И 1.12.6.1 и И-НЕ 1.12.6.2 являются соответственно первым и вторым выходами элемента синхронизации 1.12.6. Второй одновибратор 1.12.7 предназначен для формирования сигналов длительностью, соответствующей времени регулирования мощности передачи. В качестве первого и второго одновибраторов могут быть использованы ждущие мультивибраторы, описанные, например, в книге: В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалева и др. Микросхемы и их применение. - М.: Энергия, 1978, с.193 или В.Л.Шило. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Советское радио, 1979, с.210-214. Элемент памяти 1.12.8 предназначен для хранения результатов вычисления анализатора ошибок 1.12.5 на время регулирования уровня выходного сигнала возбудителя 1.4 фиг.2 на каждом интервале измерения t_измер. В частности, он может быть реализован на регистре сдвига 1.12.8.1 и четырех логических элементах И 1.12.8.2-1.12.8.5 (фиг.11). Схемы таких регистров известны и описаны, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь, 1994, с.62, рис.2.49.а. Схемы логических элементов И 1.12.8.2-1.12.8.5 также известны и описаны, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь. 1994, с.234-237. Вторые входы логических элементов И 1.12.8.2-1.12.8.5 соединены и являются разрешающим входом элемента памяти 1.12.8. Вход синхронизации С и информационные входы D₁-D₄ регистра сдвига 1.12.8.1 являются соответственно тактовым и информационным входами элемента памяти 1.12.8. Установочный вход регистра сдвига 1.12.8.1 является управляющим входом элемента памяти 1.12.8. Выходы Q₁-Q₄ регистра сдвига 1.12.8.1 соответственно соединены с первыми входами логических элементов И 1.12.8.2-1.12.8.5, выходы которых являются выходом элемента памяти 1.12.8. Информационный вход и выход элемента памяти 1.12.8 представляют собой четырехразрядную шину. Элемент оценки состояния 1.12.9, изображенный на фиг.12, предназначен для сравнения k_тек с k_min и k_max. В частности, он может быть реализован на компараторах, выполненных на интегральных микросхемах, описанных, например, в книге: Б. В. Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др. Интегральные микросхемы: Справочник. - 2-е изд., исп, - М,: Энергоатомиздат, 1985, с.285. Входы А₀-А₃ компаратора 1.12.9.1, соединенные соответственно с одноименными входами компаратора 1.12.9.2, являются информационным входом элемента оценки состояния 1.12.9. Входы В₀-В₃ компараторов 1.12.9.1 и 1.12.9.2 являются установочным входом элемента оценки состояния 1.12.9. Третий и первый выходы компараторов 1.12.9.1 и 1.12.9.2 являются выходом блока оценки состояния 1.12.9, представляющего собой двухразрядную шину. Формирователь порогов оценки качества 1.12.10 предназначен для установки значений k_min и k_max. В частности, в качестве формирователя порогов оценки качества 1.12.10 (фиг.13) могут быть использованы резистивные матрицы на интегральных микросхемах, описанные, например, в книге: Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др. Интегральные микросхемы. Справочник. - 2-е изд., исп. - М.: Энергоатомиздат, 1985, с.190. Выходы резистивных матриц составляют выход формирователя порога, представляющий собой восьмиразрядную шину. Элемент установки начального состояния 1.12.11, изображенный на фиг.14, предназначен для приведения в исходное состояние анализатора ошибок 1.12.5, элемента памяти 1.12.8, формирователя кода 1.12.13 и первоначального запуска первого одновибратора 1.12.3. В частности, он может быть реализован с использованием резистивных элементов, описанных, например, в книге: Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др. Интегральные микросхемы. Справочник. - 2-е изд., исп. - М.: Энергоатомиздат, 1985, с.190. Коммутатор 1.12.12, изображенный на фиг.15, предназначен для подачи информационных и переключающих сигналов на формирователь кода 1.12. Он может быть реализован на логических элементах ИЛИ, И, И-НЕ, описанных, например, в справочнике: Цифровые интегральные микросхемы. - М.: Радио и связь, 1994, с.234-237, и одновибраторе, в качестве которого могут быть использованы ждущие мультивибраторы, описанные в книге: В.А.Батушев, В.И.Вениаминов, В.Г.Ковалева и др. Микросхемы и их применение. - М.: Энергия, 1978, с. 193 или В.Л.Шило. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Советское радио, 1979, с.210-214. Первый и второй входы логического элемента ИЛИ 1.12.12.1, соединенные соответственно с входом логического элемента И-НЕ 1.12.12.2 и вторым входом логического элемента 1.12.12.3, соответствуют информационному входу коммутатора 1.12.12. Выход логического элемента И-НЕ 1.12.12.2 соединен с первым входом логического элемента И 1.12.12.3, выход которого является первым выходом коммутатора 1.12.12. Выход логического элемента ИЛИ 1.12.12.1 соединен со вторым входом логического элемента И 1.12.12.4, первый вход которого соответствует разрешающему входу коммутатора 1.12.12. Выход логического элемента И 1.12.12.4 соединен с вторым входом логического элемента ИЛИ 1.12.12.5, выход которого является информационным выходом коммутатора 1.12.12. Первый вход логического элемента ИЛИ 1.12.12.5 соединен с выходом одновибратора 1.12.12.6, вход которого является управляющим входом коммутатора 1.12.12. Формирователь кода 1.12.13, изображенный на фиг.16, предназначен для выработки управляющего сигнала на регулирование уровня выходного сигнала возбудителя 1.4 фиг.2. Он может быть реализован на двоичных счетчиках, построенных с использованием интегральных микросхем, описанных, например, в справочнике: Цифровые интегральные микросхемы, - М.: Радио и связь, 1994, с.143, рис.3.78.а. Входы D₁-D₈ двоичного счетчика являются установочным входом формирователя кода 1.12.13. Входы сложения/вычитания±1 и синхронизации С двоичного счетчика являются соответственно информационным и переключающим входами формирователя кода 1.12.13. Установочный R и разрешающий Е входы являются соответственно управляющим и разрешающим входами формирователя кода 1.12.13. Выходы счетчика являются выходом формирователя кода 1.12.13. Установочные вход и выход формирователя кода 1.12.13 представляют собой четырехразрядную шину. Формирователь начального кода 1.12.14 (фиг.17) предназначен для формирования сигнала, соответствующего коду первоначального значения выходного уровня сигнала возбудителя 1.4 фиг.2 U₀. Он может быть реализован с использованием резистивных матриц, описанных, например, в книге: Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н.Смирнов и др. Интегральные микросхемы. Справочник. - 2-е изд., исп. - М.: Энергоатомиздат, 1985, с.190.

Приемная антенна 2.1 спутникового ретранслятора 2 фиг.2 предназначена для приема сигналов, излучаемых земными станциями спутниковой связи 1 фиг.2. Малошумящий усилитель мощности 2.2 предназначен для предварительного усиления сигнала, принятого от земных станций спутниковой связи 1 фиг.2. Схемы малошумящих усилителей мощности известны и описаны, например, в книге: Г.Б.Аскинази, В.Л.Быков, Г.В.Водопьянов и др. Справочник по спутниковой связи и вещанию. Под ред. Л.Я.Кантора. - М.: Радио и связь, 1983, с.147-152, 174-175, рис.8.2. Смеситель 2.3 спутникового ретранслятора 2 фиг.2 предназначен для преобразования усиленного во входном малошумящем усилителе принятого сигнала СВЧ в сигнал ПЧ. Схемы смесителей известны и описаны в той же книге на с.152-154, рис. 8.8. Избирательный тракт 2.4 спутникового ретранслятора 2 фиг.2 в составе усилителя промежуточной частоты 2.4.1, полосового фильтра 2.4.2 и демодулятора 2.4.3 предназначен для усиления сигнала в полосе частот до заданного уровня и выделения цифрового сигнала соответствующей земной станции спутниковой связи. Схемы избирательных трактов известны и описаны, например, в книгах: А.Д.Фортушенко, Ю.А.Афанасьев, М.В.Бродский и др. Основы технического проектирования аппаратуры систем связи с помощью ИСЗ. Под ред. А.Д.Фортушенко. - М.: Связь, 1972, с.156-160, рис.2.28 и Справочник по радиорелейной связи. Под. ред. С.В.Бородича. - М.: Радио и связь, 1981, с.115-152. Гетеродин 2.5 предназначен для формирования частоты, используемой в смесителе 2.3 для линейного переноса принятого сигнала на промежуточную частоту. Схемы гетеродинов известны и описаны, например, в книге: А.Д.Фортушенко, Ю.А.Афанасьев, М.В.Бродский и др. Основы технического проектирования аппаратуры систем связи с помощью ИСЗ. Под ред. А.Д.Фортушенко. - М.: Связь, 1972. с.160-170. Коммутатор 2.6 предназначена для коммутации входных цифровых сигналов земных станций спутниковой связи 1_1-N фиг.2 на входы коммутаторов тестового сигнала 2.7 в соответствии с установленной схемой соединений. Коммутатор является типовым устройством коммутации цифровых потоков, структурная схема его реализации показана, например, в книге: Б.Я.Советов, С.А.Яковлев. Построение сетей интегрального обслуживания. - Л.: Машиностроение, 1990, с.140.

Коммутатор тестового сигнала 2.7, показанный на фиг.3, предназначен для регламентации передачи тестовых сигналов земных станций относительно определенных временных интервалов, выделенных для анализа качества информационных каналов, и состоит из формирователя сигнала запуска таймера 2.7.1, таймера 2.7.2, счетчика четных циклов 2.7.3, счетчика нечетных циклов 2.7.4, одновибратора 2.7.5, первого 2.7.6 и второго 2.7.7 логических элементов И и первого 2.7.8 и второго 2.7.8 логических элементов ИЛИ. Выход формирователя сигнала запуска таймера 2.7.1 подключен к входу таймера 2.7.2, первый, второй и третий выходы которого подключены к входам соответственно счетчика четных циклов 2.7.3, одновибратора 2.7.5, счетчика нечетных циклов 2.7.4. Выходы счетчика четных циклов 2.7.3 и счетчика нечетных циклов 2.7.4 подключены к первым входам логических элементов И 2.7.6 и 2.7.7 соответственно, а выход одновибратора 2.7.5 подключен к вторым входам логических элементов И 2.7.6 и 2.7.7. Выходы логических элементов И 2.7.6 и 2.7.7 подключены к вторым входам соответственно логических элементов ИЛИ 2.7.8 и 2.7.9, причем первые входы логических элементов ИЛИ 2.7.8 и 2.7.9 подключены соответственно к первому и второму входам формирователя сигнала запуска таймера 2.7.1 и являются первым и вторым входами коммутатора тестового Сигнала 2.7. Выходы логических элементов ИЛИ 2.7.8 и 2.7.9 являются соответственно информационным и сигнальным выходами коммутатора тестового сигнала 2.7.

Входящие в общую структуру коммутатора тестового сигнала 2.7 фиг.3 элементы являются типовыми и могут быть технически реализованы в настоящее время при использовании современной элементной базы. Формирователь сигнала запуска таймера 2.7.1 фиг.4 предназначен для запуска таймера 2.7.2. Он может быть реализован на двух дешифраторах 2.7.1.1, 2.7.1.2 и логическом элементе ИЛИ. Схемы дешифраторов известны и приведены, например, в книге: И.П.Шелестов. Радиолюбителям: полезные схемы. Кн.2. - М.: Солон, 1998, с.40, 41, рис.1.48.в. Таймер предназначен для управления в соответствующие моменты времени относительно структуры кадра сигнала счетчиками четных циклов 2.7.3 и нечетных циклов 2.7.4. Схемы таких таймеров известны и приведены, например, в книге: А.А.Бокуняев, Н.М.Борисов, Е.Б.Гумеля и др. Справочная книга радиолюбителя-конструктора. Кн.1. / Под ред. Н.И.Чистякова. - М.: Радио и связь, 1993, с.314, рис.8.123. Счетчики четных циклов 2.7.3 и нечетных циклов 2.7.4 фиг.3 предназначен для выделения тестовых сигналов первого и второго корреспондентов соответственно. Схемы таких счетчиков известны и приведены, например, в книге: А.А.Бокуняев, Н.М.Борисов, Е.Б.Гумеля и др. Справочная книга радиолюбителя-конструктора. Кн.1. / Под ред. Н.И.Чистякова. - М.: Радио и связь, 1993, с.309, рис.8.118. Одновибратор 2.7.5 фиг.3 предназначен для формирования единичного импульса длительностью соответствующей тестовому сигналу в структуре информационно-тестового сигнала. В качестве одновибратора 2.7.5 могут быть использованы ждущие мультивибраторы, которые описаны, например, в книге: В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалева и др. Микросхемы и их применение. - М.: Энергия, 1978, с.193 или В.Л.Шило. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.: Советское радио, 1979, с.210-214. Схемы логических элементов ИЛИ, И известны и приведены, в книге: А.А.Бокуняев, Н.М.Борисов, Е.Б.Гумеля и др. Справочная книга радиолюбителя-конструктора. Кн.1. / Под ред. Н.И.Чистякова. - М.: Радио и связь, 1993, с.304, рис.8.92.а и 8.92.6 соответственно. Сумматор по модулю два 2.8 предназначен для формирования информационного или тестового сигнала, соответствующего определенному корреспонденту. В качестве сумматора по модулю два может быть использован сумматор, описанный в книге: В.А.Бушуев, В.Н.Вениаминов, В.Г.Ковалев и др. Микросхемы и их применение. - М.: Энергия, 1978, с.178-180. Блок временного объединения 2.9 предназначен для формирования группового сигнала корреспондирующих земных станций спутниковой связи и модуляции частоты передатчика спутникового ретранслятора. Схемы таких блоков временного объединения известны и описаны, например, в книге: В.А.Буковский, В.В.Игнатов, А.П.Родимов и др. Военные системы космической связи. Под ред. А.П.Родимова. - Л.: ВАС, 1984, с.192-206, рис.9.7. Усилитель мощности 2.11 предназначен для усиления мощности СВЧ радиосигнала до необходимого уровня. Схемы усилителей мощности известны и описаны, например, в книге: Г.Б.Аскинази, В.Л.Быков, Г.В.Водопьянов и др. Справочник по спутниковой связи и вещанию. Под ред. Л.Я.Кантора. - М.: Радио и связь, 1983, с.166-173, рис.9.9. Передающая антенна 2.12 спутникового ретранслятора 2 фиг.2 предназначена для передачи сигналов на земную станцию спутниковой связи 1 фиг.2. Приемные и передающие антенны спутниковых ретрансляторов известны и описаны в той же книге на с.219-221, рис.11.13.

Система спутниковой связи с многостанционным доступом с частотным разделением, обработкой и коммутацией сигналов на борту спутникового ретранслятора фиг.1 работает следующим образом.

В рассматриваемой системе спутниковой связи основным видом связи является связь в информационных направлениях между взаимодействующими корреспондентами. При этом выделяют главную и подчиненную земные станции спутниковой связи, относительно которых формируют временные позиции в цифровом потоке, сопоставимом с четными или нечетными циклами информационно-тестовых сигналов.

Цифровой поток от абонента земной станции спутниковой связи 1₁ поступает на информационный вход блока разделения и объединения 1.8 фиг.2, который обеспечивает его асинхронный ввод, а также возможность формирования и ввода дополнительной служебной информации. С информационного выхода блока разделения и объединения 1.8 фиг.2 суммарный цифровой поток поступает одновременно на вход линии задержки 1.10 фиг.2 и информационный вход блока формирования информационно-тестовых сигналов 1.11 фиг.2.

В блоке формирования информационно-тестовых сигналов 1.11 фиг.2 обеспечивается формирование обобщенного сигнала, включающего информационную и, в соответствующие моменты времени, тестовую составляющие в соответствии со структурой кадра сигнала. Данный сигнал посредством возбудителя 1.4 фиг.2 переносится в диапазон рабочих частот земной станции спутниковой связи 1₁ и поступает на усилитель мощности 1.3 фиг.2, где усиливается до требуемого уровня и через дуплексер 1.1 фиг.2, обеспечивающий развязку по частоте трактов приема и передачи, посредством антенно-фидерного тракта 1.2 фиг.2 передается на спутниковый ретранслятор 2 фиг.2.

Сигнал спутникового ретранслятора 2 фиг.2, принятый антенно-фидерным трактом 1.2 фиг.2 земной станции спутниковой связи 1₁ через дуплексер 1.1 фиг.2 поступает на входной блок 1.5 фиг.2, где производится его селекция, выделение информационного сигнала из помех, предварительная обработка и усиление. Выделенный информационный сигнал через блок частотного разделения 1.6 фиг.2, обеспечивающий сигнальную избирательность по частоте приемного тракта, подается на приемник 1.7 фиг.2. В приемнике 1.7 фиг.2 осуществляется усиление, фильтрование и демодуляция принятых сигналов.

Демодулированный сигнал поступает на вход блока разделения и объединения 1.8 фиг.2, где производится его нормализация по форме, напряжению и току до требуемого уровня. Далее он с сигнального выхода блока разделения и объединения 1.8 фиг.2 подается на сигнальный вход сумматора по модулю два 1.9 фиг.2, на информационный вход которого подается информационно-тестовый сигнал, задержанный линией задержки 1.10 фиг.2 на время, сопоставимое с временем распространения сигнала на линии земная станция спутниковой связи - спутниковый ретранслятор - земная станция спутниковой связи. В сумматоре по модулю два 1.9 фиг.2 посредством сравнения принятого и задержанного сигналов выделяется сигнал корреспондента.

Особенность функционирования линий спутниковой связи с частотным разделением сигналов на спутниковом ретрансляторе 2 фиг.2 состоит в том, что обеспечение требуемого качества информационного обмена на данных линиях достигается за счет поддержания одинакового уровня сигнала по мощности на входе спутникового ретранслятора 2 фиг.2 от 1₁-1_N земных станций спутниковой связи.

Известно (см. Патент RU №2214682 С2 7, кл. Н 04 В 7/005), что невыполнение условия равенства мощности сигналов на входе спутникового ретранслятора приводит к изменению коэффициента ошибок в каналах спутниковой связи. Поэтому регулирование уровня сигнала на входе спутникового ретранслятора 2 фиг.2 в заявляемом устройстве предлагается осуществлять относительно оценок качества каналов по изменению битовой ошибки. Для этого предлагается изменять уровень выходного сигнала земных станций спутниковой связи 1₁-1_N фиг.2 относительно предварительно установленного качества канала связи, оцениваемого относительно диапазона изменения коэффициента ошибки, который определяется относительно тестовых сигналов передаваемых и принимаемых каждой земной станцией спутниковой связи 1₁-1_N через спутниковый ретранслятор 2 фиг.2 соответственно. Регулирование мощности выходного сигнала на земных станциях спутниковой связи 1₁-1_N фиг.2 в этом случае осуществляется посредством введения в контур управления сигналом ее возбудителя блоков формирования информационно-тестовых сигналов 1.11 и управления возбудителем 1.12 фиг.2.

Коммутатор тестового сигнала 2.7 фиг.3 работает следующим образом. При поступлении на информационный и сигнальный входы от коммутатора 2.6 фиг.3 синхросигналов, соответствующих началу циклов информационно-тестовой последовательности, формирователем сигнала запуска таймера 2.7.1 формируется сигнал, относительно которого запускается таймер 2.7.2 фиг.3. Сигналы таймера 2.7.2 фиг.3. в соответствующие моменты времени, определяемые циклом структуры кадра сигнала, поступают на счетчики четных циклов 2.7.3, нечетных циклов 2.7.4 и одновибратор 2.7.5 фиг.3. Счетчики циклов выделяют соответственно сигналы четных и нечетных циклов, что позволяет в дальнейшем обеспечить прохождение тестовых сигналов первого и второго корреспондента. Одновибратор 2.7.5 фиг.3. формирует единичный импульс длительностью, соответствующей тестовому сигналу в структуре информационно-тестового сигнала. В результате работы счетчиков 2.7.3, 2.7.4 и одновибратора 2.7.5 фиг.3 на выходах первого и второго логических элементов 2.7.6 и 2.7.7 фиг.3 в соответствующие моменты времени формируются сигналы управления для первого и второго логических элементов ИЛИ 2.7.8 и 2.7.9. соответственно, определяющие прохождение тестового сигнала от первого или второго корреспондента. При этом на информационном и сигнальном выходах коммутатора тестового сигнала 2.7 фиг.3 присутствует сигнал, соответствующий логической единице или тестовому сигналу. Объединение данных сигналов в сумматоре по модулю два 2.8. фиг.2 приводит к инвертированию передаваемого тестового сигнала, что учитывается при его приеме на земной станции спутниковой связи 1₁ фиг.2. посредством элемента НЕ 1.11.9 фиг.4. Разделение в обобщенном информационно-тестовом сигнале временных интервалов прохождения тестовых сигналов относительно разных корреспондентов необходимо для снятия неопределенности в распределении коэффициента ошибки относительно линий связи соответствующих корреспондентов, а также разным вкладом различных участков линий спутниковой связи (земная станция спутниковой связи - спутниковый ретранслятор, спутниковый ретранслятор -земная станция спутниковой связи) в процесс возникновения битовой ошибки. Эпюры напряжений, раскрывающие характер работы элементов коммутатора тестового сигнала фиг.3, представлены на фиг.18.

Блок формирования информационно-тестовых сигналов 1.11 фиг.5 работает следующим образом. Сигнал с информационного выхода блока разделения и объединения 1.8 фиг.2 поступает на информационный вход блока формирования информационно-тестовых сигналов и далее через первый логический элемент НЕ 1.11.1 фиг.5, первый логический элемент И 1.11.2 фиг.5 и логический элемент ИЛИ 1.11.3 фиг.5 подается на 2 выход блока 1.11. При этом первый логический элемент И 1.11.2 фиг.5 выступает в качестве ключа, обеспечивая отключение информационного сигнала и подключение тестового сигнала в интервалы времени, определяемые работой одновибратора 1.11.12 фиг.5, работа которого соотнесена со структурой кадра сигнала. Элемент ИЛИ 1.11.3 фиг.5 формирует обобщенный информационно-тестовый сигнал, который в дальнейшем передается земной станцией спутниковой связи 1₁ фиг.2.

Коммутация сформированного тестового сигнала, относительно которого производится оценка качества связи, осуществляется посредством третьего элемента И 1.11.4 фиг.5. Тестовый сигнал, сформированный в формирователе тестовой последовательности 1.11.11 фиг.5, параллельно, через третий логический элемент И 1.11.4 и второй логический элемент НЕ 1.11.9 фиг.5 подается в соответствующие, определенные структурой кадра сигнала интервалы времени, на информационный и сигнальный входы логического элемента ИЛИ 1.11.3 и вход пятого логического элемента И 1.11.10 соответственно.

Согласованная работа всех элементов блока формирования информационно-тестовых сигналов 1.11 фиг.2 относительно структуры кадра сигнала обеспечивается посредством работы таймера 1.11.9 и одновибратора 1.11.12 фиг.5. При этом посредством таймера 1.11.8 фиг.5 отслеживается структура сигнала. Таймер 1.11.8 фиг.5 запускается синхросигналом, включенным в последовательность информационно-тестового сигнала, формируемого земной станцией спутниковой связи на передачу. Длительность временных интервалов, соответствующих тестовым сигналам, формируется относительно структуры кадра посредством одновибратора 1.11.12. фиг.5.

Выделение сигнала ошибки из принимаемого сигнала от спутникового ретранслятора 2 фиг.2 производится на основании сравнения в сумматоре по модулю два 1.11.6 фиг.5 тестового сигнала, формируемого формирователем тестовой последовательности 1.11.11 и принятого тестового сигнала от спутникового ретранслятора, который подается на сигнальный вход сумматора по модулю два 1.11.6 фиг.5. В результате суммирования данных сигналов в сумматоре по модулю два 1.11.6 фиг.5 на его выходе формируется сигнал ошибки относительно тестового, сформированного формирователем тестовой последовательности 1.11.11 и задержанного второй линией задержки 1.11.8, и принятого сигналов. При этом первая и вторая линии задержки 1.11.7 и 1.11.8 и четвертый элемент И 1.11.5 фиг.5 обеспечивают синхронизацию обработки информационно-тестового сигнала, переданного и принятого через спутниковый ретранслятор данной земной станцией спутниковой связи и тестового сигнала, сформированного на данной земной станции при его передаче. Выделенный сигнал ошибки с выхода сумматора по модулю два 1.11.6 фиг.5 поступает на вход блока управления возбудителем 1.12 фиг.2 и в дальнейшем используется в блоке управления возбудителем 1.12 фиг.2 для управления уровнем сигнала на выходе земной станции спутниковой связи. В связи с тем, что информационно-тестовый сигнал, принимаемый от спутникового ретранслятора 2 фиг.2, приходит инвертированным по отношению к сигналу, формируемому на земной станции спутниковой связи 1₁ фиг.2, для устранения данного несоответствия вводится второй логический элемент НЕ 1.11.9 фиг.5. Эпюры напряжений, раскрывающие характер работы элементов блока формирования информационно-тестовых сигналов 1.11 фиг.5, представлены на фиг.19.

Работу блока управления возбудителем 1.12 фиг.6 можно разделить на два этапа: первый этап соответствует установке блока в исходное состояние, второй - непосредственная работа.

Установка блока в исходное состояние предполагает выполнение следующих действий: установка порогов оценки качества сигнала k_min и k_max подготовка к работе формирователя кода 1.12.13, подготовка к установке кода, соответствующего первоначальному выходному сигналу возбудителя U₀, обнуление элемента памяти 1.12.8.

Установка порогов оценки качества сигнала k_min и k_max производится путем подключения установочного входа элемента оценки состояния 1.12.9 фиг.12 через сопротивления R резистивных матриц формирователя порогов оценки качества 1.12.10 фиг.13 к источнику питания Е.

В этом случае формируется код, определяемый подключением установочных входов компараторов 1.12.9.1 и 1.12.9.2 фиг.12, относительно которого осуществляется оценка текущего качества сигнала и в последующем регулирование уровня выходного сигнала возбудителя 1.4 фиг.2. Подготовка формирователя кода 1.12.13 к формированию кода первоначального выходного уровня сигнала возбудителя U₀ осуществляется подключением установочных входов D₁-D₈ двоичного счетчика формирователя кода 1.12.13 фиг.16 через сопротивления R резистивной матрицы формирователя начального кода 1.12.14 фиг.17 к источнику питания Е, а также подачей на разрешающий вход Е формирователя кода 1.12.13 сигнала, соответствующего логической "1", формируемого в элементе установки начального состояния 1.12.11 фиг.14, путем подключения сопротивления R к источнику питания Е.

Обнуление счетчика формирователя кода 1.12.13 фиг.16 осуществляется путем подачи на обнуляющий вход R логической "1", формируемой в элементе установки начального состояния 1.12.11 фиг.14 путем подключения сопротивления R к источнику питания Е.

Сброс предыдущих состояний, соответствующий обнулению регистра в элементе памяти 1.12.8 фиг.11, осуществляется подачей сигнала соответствующего логической "1" путем подключения источника питания Е через резистор R элемента установки начального состояния 1.12.11 фиг.14 на управляющий вход R элемента памяти 1.12.8 фиг.11.

Описанная выше совокупность действий подготавливает блок к непосредственной работе.

Сформированный сигнал в элементе установки начального состояния 1.12.11, соответствующий логической "1", с выхода (фиг.14) подается на управляющий вход коммутатора 1.12.12 фиг.15. Данный сигнал запускает одновибратор 1.12.12.6 фиг.15, формирующий импульсный сигнал, который через логический элемент ИЛИ 1.12.12.5 коммутатора 1.12.12 фиг.15 через его первый выход подается на информационный вход формирователя кода 1.12.13 фиг.16. Данный сигнал обеспечивает запись в двоичный счетчик (фиг.16) сформированного кода в формирователе начального кода 1.12.14 фиг.17 на этапе установки блока в исходное состояние. В результате, на выходе формирователя кода 1.12.13 устанавливается код начального уровня выходного сигнала возбудителя 1.4 фиг.2 U₀, относительно которого производится дальнейшее регулирование выходного сигнала возбудителя. Это определяет дальнейший алгоритм работы блока управления возбудителем.

Оценка соответствия выходного сигнала возбудителя 1.4 фиг.2 требуемому качеству формируемого сигнала производится на промежутке времени t_измер, достаточном для набора статистических данных по коэффициенту ошибки, соответствующему текущему качеству сигнала. Требуемый промежуток времени t_измер задается первым одновибратором 1.12.3, который запускается при отсутствии сигнала на управляющем и тактовом входах элемента разрешения 1.12.1 фиг.7 соответственно с выходов второго одновибратора 1.12.7 и генератора тактовых импульсов 1.12.2.

Сформированный первым одновибратором 1.12.3 сигнал, одновременно подаваясь на управляющие входы входного элемента 1.12.4 фиг.8, анализатора ошибок 1.12.5 фиг.9, элемента синхронизации 1.12.6 фиг.10, выполняет ряд функций: устанавливает время счета единичных импульсов, поступающих на информационный вход входного элемента 1.12.4 фиг.8, логика работы которого определяется трехвходовым логическим элементом И фиг.8. Сигнал на выходе входного элемента 1.12.4 появляется во время сформированного первым одновибратором 1.12.3 сигнала с приходом информационного сигнала соответствующего логической "1" с частотой генератора тактовых импульсов 1.12.2, подаваемых на тактовый вход 2 входного элемента 1.12.4 фиг.8 от генератора тактовых импульсов 1.12.2. Информационные сигналы с выхода входного элемента 1.12.4 поступают на информационный вход анализатора ошибок 1.12.5, являющегося синхронизирующим входом двоичного счетчика (фиг.9). Так как разрешающие на запись входы двоичного счетчика анализатора ошибок 1.12.5 фиг.9 подключены к выходу первого одновибратора 1.12.3, то это обеспечивает подсчет приходящих импульсов на информационный вход анализатора ошибок 1.12.5 только за время работы первого одновибратора 1.12.3. Двоичный счетчик (фиг.9), подсчитав количество информационных импульсов, формирует на своем выходе информационный сигнал в виде двоичного кода, который по сигналам, сформированным в элементе синхронизации 1.12.6 фиг.10, логический элемент И 1.12.6.2, с частотой следования тактовых импульсов генератора тактовых импульсов 1.12.2, поступающих на первый вход логического элемента И 1.12.6.1, за время работы первого одновибратора 1.12.3, сигналы которого поступают на вход логического элемента И 1.12.6.1, записываются в элемент памяти 1.12.8. Записанная информация в элементе памяти 1.12.8 хранится до следующего поступления информационных сигналов с выхода анализатора ошибок 1.12.5. Во время работы анализатора ошибок 1.12.5 считывание информации с элемента памяти 1.12.8 не производится. Это обеспечивается за счет того, что во время работы первого одновибратора 1.12.3 в элементе синхронизации 1.12.6 на выходе логического элемента И-НЕ 1.12.6.2 фиг.10 формируется запрещающий сигнал логического "0", который, поступая на разрешающий вход элемента памяти 1.12.8 (фиг.11, первые входы логических элементов И 1.12.8.2-1.12.8.5), обеспечивает состояние логического "0" на выходе этих логических элементов и элемента памяти 1.12.8 в целом. Этот же запрещающий сигнал блокирует продвижение информации с выхода элемента оценки состояния 1.12.9 через элементы коммутатора 1.12.12 на вход формирователя кода 1.12.13. Блокирование осуществляется за счет подачи логического "0" на первый вход логического элемента И 1.12.12.4 фиг.15, соответствующего разрешающему входу коммутатора 1.12.12.

По окончании работы первого одновибратора 1.12.3 на выходе логического элемента И-НЕ 1.12.6.2 фиг.10 формируется разрешающий сигнал, соответствующий логической "1", который обеспечивает считывание информации с элемента памяти 1.12.8 и запись информации через коммутатор 1.12.12 (логическая "1" на первом входе логического элемента И 1.12.12.4, фиг.15) на формирователь кода 1.12.13, а также обеспечивает запуск второго одновибратора 1.12.7.

Информация в виде кода с выхода элемента памяти 1.12.8 поступает на входы А0-А4 компараторов 1.12.9.1 и 1.12.9.2, соответствующих информационному входу элемента оценки 1.12.9 фиг.12. Так как на установочных входах 2 компараторов 1.12.9.1 и 1.12.9.2 фиг.12 предварительно установлен код, соответствующий требуемым порогам оценки качества сигнала k_min и k_max, то компараторами 1.12.9.1 и 1.12.9.2 производится сравнение кода информационного сигнала с кодами порогов. Результаты сравнения в виде сигналов логической "1" или "0" с выходов компараторов 1.12.9.1 и 1.12.9.2 фиг.12 поступают на информационный вход коммутатора 1.12.12 фиг.15, который в зависимости от того, чему соответствует информационный сигнал относительно выбранного порога подключает первый и второй выход коммутатора 1.12.12 к информационному и переключающему входам формирователя кода 1.12.13 или только к информационному входу формирователя кода 1.12.13 фиг.16.

Рассмотрим возможные случаи. Если k_тек<k_max, то на выходе компаратора 1.12.9.1 фиг.12 будет сигнал логического "0", а на выходе компаратора 1.12.9.2 - "1". Данные сигналы, поступая на информационный вход "коммутатора 1.12.12 фиг.15, что соответствует подаче сигналов логического "0" и логической "1" на входы логического элемента ИЛИ 1.12.12.1 фиг.15. В результате на втором выходе коммутатора 1.12.12 будет сформирован сигнал логической "1", который, поступая на переключающий вход формирователя кода 1.12.13, переводит двоичный счетчик формирователя кода 1.12.13 фиг.15 в режим увеличения счета. По приходу информационного сигнала с первого выхода коммутатора 1.12.12 на информационный вход формирователя кода 1.12.13 двоичный счетчик увеличивает на своем выходе код разряда относительно предварительно установленного, на единицу, что соответствует увеличению уровня выходного сигнала возбудителя 1.4 фиг.1.

Если k_тек<k_min на выходе компараторов 1.12.9.1 и 1.12.9.2 фиг.12 будут соответственно сигналы логической "1" и логического "0", то на первом и втором выходах коммутатора 1.12.12 будут сформированы логическая "1" и логический "0" соответственно. Эти сигналы включают двоичный счетчик формирователя кода 1.12.13 фиг.15 на уменьшение кода выхода счетчика (фиг.16) относительно предварительно установленного. Это соответствует уменьшению уровня выходного сигнала возбудителя 1.4 фиг.1.

В случае k_min<k_тек<kma_x на выходах компараторов 1.12.9.1 и 1.12.9.2 формируются сигналы логического "0". Это соответствует тому, что на первом и втором выходах коммутатора 1.12.12 формируются сигналы логического "0", которые не изменяют состояние двоичного счетчика формирователя кода 1.12.13 фиг.16. Это соответствует тому, что уровень выходного сигнала возбудителя 1.4 фиг.2 остается неизменным.

На время регулирования уровня выходного сигнала возбудителя 1.4 фиг.2 для обеспечения устойчивой работы блока и получения однозначных результатов необходимо запретить прохождение информационных импульсов на анализатор ошибок 1.12.5, запретить его работу, обнулить и подготовить его к работе на следующем интервале t_измер. Данная совокупность действий обеспечивается включением второго одновибратора 1.12.7 по сигналу, формируемому в элементе синхронизации 1.12.6 логическим элементом И-НЕ 1.12.6.2 фиг.10 по окончании работы первого одновибратора 1.12.3. Сигнал с выхода второго одновибратора 1.12.7 поступает на обнуляющий вход 2.3 анализатора ошибок 1.12.5 фиг.9, обнуляет его, а также поступает на управляющий вход элемента разрешения 1.12.1 фиг.7, обеспечивая запрет запуска первого одновибратора 1.12.3. По окончании работы второго одновибратора 1.12.7 на выходе логического элемента И-НЕ 1.12.1 фиг.7 сформируется сигнал, соответствующий логической "1", который будет являться разрешающим для включения первого одновибратора 1.12.3 для следующего цикла работы.

1. Система спутниковой связи, включающая N≥2 земных станций спутниковой связи и спутниковый ретранслятор, который содержит приемную антенну, выход которой подключен к входу малошумящего усилителя мощности, выход которого подключен к сигнальному входу смесителя, N избирательных трактов, каждый из которых состоит из последовательно включенных усилителя промежуточной частоты, полосового фильтра, демодулятора, причем вход усилителя промежуточной частоты и выход демодулятора являются соответственно входом и выходом избирательного тракта, входы избирательных трактов объединены и подключены к сигнальному выходу смесителя, гетеродинный вход которого подключен к выходу гетеродина, выход i-го избирательного тракта, где i=1, 2,...N, подключен к i-му входу коммутатора, N/2 сумматоров по модулю два, выход j-го, где j=1, 2,...N/2, сумматора по модулю два подключен к j-му входу блока временного объединения, выход которого подключен к сигнальному входу модулятора, а гетеродинный вход к выходу гетеродина, выход модулятора подключен к входу усилителя мощности, выход которого подключен к входу передающей антенны, а каждая земная станция спутниковой связи включает дуплексер, приемопередающий вход-выход которого подключен к антенно-фидерному тракту, сигнальный вход подключен к выходу усилителя мощности, вход которого подключен к выходу возбудителя, сигнальный выход дуплексера подключен к входу входного блока, выход которого подключен к входу блока частотного разделения, выход которого подключен к входу приемника, выход которого подключен к сигнальному входу блока разделения и объединения, линию задержки, выход которой подключен к информационному входу сумматора по модулю два, сигнальный вход которого подключен к сигнальному выходу блока разделения и объединения, а его информационный выход подключен к входу линии задержки, причем информационный вход блока разделения и объединения и выход сумматора по модулю два являются соответственно информационными входом и выходом земной станции спутниковой связи, отличающаяся тем, что на спутниковый ретранслятор дополнительно введены N/2 коммутаторов тестового сигнала, i-й и (i+1)-й выходы коммутатора, где i - нечетное, подключены соответственно к информационному и сигнальному входам [j=(i+1)/2]-го коммутатора тестового сигнала, а информационный и сигнальный выходы j-го коммутатора тестового сигнала подключены соответственно к информационному и сигнальному входам j-го сумматора по модулю два, а на каждой земной станции спутниковой связи дополнительно введены блок управления возбудителем и блок формирования информационно-тестовых сигналов, управляющий и информационный выходы которого подключены соответственно к управляющему входу блока управления возбудителем и к информационному входу возбудителя, а информационный и сигнальный входы блока формирования информационно-тестовых сигналов подключены к входам соответственно линии задержки и сумматора по модулю два, а выход блока управления возбудителем подключен к управляющему входу возбудителя.

2. Устройство по п.1, отличающееся тем, что коммутатор тестового сигнала состоит из формирователя сигнала запуска таймера, таймера, счетчика четных циклов, счетчика нечетных циклов, одновибратора, первого и второго логических элементов И и первого и второго логических элементов ИЛИ, выход формирователя сигнала запуска таймера подключен к входу таймера, первый, второй и третий выходы которого подключены к входам соответственно счетчика четных циклов, одновибратора, счетчика нечетных циклов, выходы счетчика четных циклов и счетчика нечетных циклов подключены к первым входам логических элементов И соответственно, а выход одновибратора подключен ко вторым входам логических элементов И, выходы логических элементов И подключены ко вторым входам соответственно логических элементов ИЛИ, причем первые входы логических элементов ИЛИ подключены соответственно к первому и второму входам формирователя сигнала запуска таймера и являются первым и вторым входами коммутатора тестового сигнала, а выходы логических элементов ИЛИ являются соответственно первым и вторым выходами коммутатора тестового сигнала.

3. Устройство по п.1, отличающееся тем, что блок формирования информационно-тестовых сигналов состоит из первого логического элемента НЕ, выход которого подключен к второму входу первого логического элемента И, первый вход которого подключен к входу таймера и является первым входом блока формирования информационно-тестовых сигналов, выход первого логического элемента И подключен к первому входу логического элемента ИЛИ, второй вход которого подключен к выходу третьего логического элемента И, а выход логического элемента ИЛИ является вторым выходом блока формирования информационно-тестовых сигналов, вход первого логического элемента НЕ подключен к первому входу третьего логического элемента И, входу формирователя тестовой последовательности, выходу одновибратора, второму входу пятого логического элемента И и входу первой линии задержки, второй вход третьего логического элемента И подключен к выходу формирователя тестовой последовательности и входу второго логического элемента НЕ, выход которого подключен к первому входу пятого логического элемента И, выход которого подключен к входу второй линии задержки, выход которой подключен к второму входу сумматора по модулю два, первый вход которого является вторым входом блока формирования информационно-тестовых сигналов, выход таймера подключен ко входу одновибратора, выход первой линии задержки подключен к первому входу четвертого логического элемента И, второй вход которого подключен к выходу сумматора по модулю два, причем выход четвертого логического элемента И является первым выходом блока формирования информационно-тестовых сигналов.

4. Устройство по п.1, отличающееся тем, что блок управления возбудителем состоит из элемента разрешения, управляющий вход которого подключен к выходу второго одновибратора, а синхронизирующий к синхронизирующему входу входного элемента, управляющий вход которого подключен к выходу первого одновибратора, управляющему входу анализатора ошибок и управляющему входу элемента синхронизации, тактовый вход элемента синхронизации подключен к выходу генератора тактовых импульсов и тактовому входу входного элемента, выход элемента разрешения подключен к входу первого одновибратора, выход входного элемента подключен к информационному входу анализатора ошибок, управляющий вход которого подключен к выходу второго одновибратора, выход анализатора ошибок подключен к информационному входу элемента памяти, тактовый и разрешающий входы которого подключены соответственно к тактовому и разрешающему выходам элемента синхронизации, управляющий вход элемента памяти подключен к управляющему выходу элемента установки начального состояния, управляющему входу коммутатора и управляющему входу формирователя кода, выход элемента памяти подключен к информационному входу элемента оценки состояния, установочный вход которого подключен к выходу формирователя порогов оценки качества, а выход элемента оценки состояния подключен к информационному входу коммутатора, разрешающий вход которого подключен к разрешающему входу элемента памяти и входу второго одновибратора, разрешающий выход элемента установки начального состояния подключен к разрешающему входу формирователя кода, информационный и переключающий входы которого подключены соответственно к информационному и переключающему выходам коммутатора, а установочный вход формирователя кода подключен к выходу формирователя начального кода, причем информационный вход входного элемента и информационный выход формирователя кода являются соответственно входом и выходом блока управления возбудителем.