Параллельный счетчик единичных сигналов

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в расширении функциональных возможностей за счет обеспечения формирования двоичного кода числа единичных сигналов входного кортежа (x1, ..., xn), xi∈{0, 1}. В счетчик, содержащий по одному элементу «И» (1) и «исключающее ИЛИ» (2), введены n-1 элементов «И» (1), n-1 элементов «исключающее ИЛИ» (2) и 2n D-триггеров (3). 2 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны параллельные счетчики единичных сигналов (см., например, фиг.1 в описании изобретения к патенту GB 2365636, кл. G 06 F 7/60, 2002 г.), которые формируют двоичный код числа единичных сигналов входного кортежа (х1, х2, х3), хi∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных параллельных счетчиков единичных сигналов, относятся ограниченные функциональные возможности, поскольку не допускается обработка кортежа (х1, ..., хn).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип параллельный счетчик единичных сигналов (см. рис.2 в статье: Новиков Л.Г. Преобразователи синхронного унитарного импульсного сигнала. // Приборы и системы. Управление, контроль, диагностика. 2002. №8. С.34-35), который содержит элемент «И», элемент «исключающее ИЛИ» и формирует двоичный код числа единичных сигналов входного кортежа (х1, ..., x7), хi∈{0, 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, поскольку не допускается обработка кортежа (х1, ..., хn).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования двоичного кода числа единичных сигналов входного кортежа (х1, ..., хn), хi∈{0, 1}.

Указанный технический результат при осуществлении изобретения достигается тем, что в параллельном счетчике единичных сигналов, содержащем по одному элементу «И» и «исключающее ИЛИ», особенность заключается в том, что в него введены n-1 элементов «И», n-1 элементов «исключающее ИЛИ» и 2n D-триггеров, причем первый, второй входы i-го элемента «исключающее ИЛИ» и тактовый вход (n+i)-го D-триггера соединены соответственно с выходом i-го элемента «И», входом данных и тактовым входом i-го D-триггера, подключенного неинвертирующим выходом, входом установки и тактовым входом соответственно к второму входу i-го элемента «И», первому и второму управляющим входам параллельного счетчика единичных сигналов, i-й информационный вход и k-й (, где [·] есть оператор выделения целой части) выход которого образованы соответственно первым входом i-го элемента «И» и неинвертирующим выходом (n+2k-1)-го D-триггера, выход каждого предыдущего элемента «исключающее ИЛИ» соединен с вторым входом последующего элемента «исключающее ИЛИ», а второй вход первого элемента «исключающее ИЛИ» - с шиной нулевого потенциала, вход данных каждого предыдущего, начиная с (n+1)-го, D-триггера подключен к неинвертирующему выходу последующего D-триггера, а вход данных 2n-го D-триггера соединен с выходом n-го элемента «исключающее ИЛИ».

На фиг.1 и 2 представлены соответственно схема предлагаемого параллельного счетчика единичных сигналов (например, при n=4) и временные диаграммы, поясняющие принцип его работы.

Параллельный счетчик единичных сигналов содержит элементы «И» 11, ..., 1n, элементы «исключающее ИЛИ» 21, ..., 2n, D-триггеры 31, ..., 32n, причем первый, второй входы элемента 2i и тактовый вход D-триггера 3n+i соединены соответственно с выходом элемента 1i входом данных и тактовым входом D-триггера 3i подключенного неинвертирующим выходом, входом установки и тактовым входом соответственно к второму входу элемента 1i, первому и второму управляющим входам параллельного счетчика единичных сигналов, i-ый информационный вход и k-ый (, где [·] есть оператор выделения целой части) выход которого образованы соответственно первым входом элемента 1i и неинвертирующим выходом D-триггера , выход каждого предыдущего элемента «исключающее ИЛИ» соединен с вторым входом последующего элемента «исключающее ИЛИ», а второй вход элемента 21 - с шиной нулевого потенциала, вход данных каждого предыдущего, начиная с 3n+i D-триггера, подключен к неинвертирующему выходу последующего D-триггера, а вход данных D-триггера 32n соединен с выходом элемента 2n.

Работа предлагаемого параллельного счетчика единичных сигналов осуществляется следующим образом. На его первый, ..., n-ый информационные и первый, второй управляющие входы подаются соответственно двоичные сигналы x1, ..., xn∈{0, 1} и импульсные сигналы у1, у2∈{0,1} (фиг.2), причем период T сигнала у2 должен удовлетворять условию Т>Δt, где Δt=ΔtТр+ΔtИ+nΔtиск или, а ΔtТр, ΔtИ и Δtиск или есть длительности задержек, вносимых соответственно D-триггером, элементом «И» и элементом «исключающее ИЛИ». Тогда сигналы на выходе элемента 2i и неинвертирующем выходе D-триггера 3n+1 будут определяться рекуррентными выражениями

где и q=j есть номера моментов времени tj и t*q соответственно (фиг.2); W(i-1)0=1; W0j=0; V20=...=Vn0=Θ; (Θ - неопределенное значение сигнала). В представленной ниже таблице приведены значения выражений (1) при n=4.

W11=x1W21=x1⊕x2W31=x1⊕x2⊕x3W41=x1⊕x2⊕x3⊕x4
V11V21V31V41=W41
W12=0W22=x1x2W32=x1x2⊕x1x3⊕x2x3W42=x1x2⊕x1x3⊕x1x4⊕x2x3⊕x2x4⊕x3x4
V12V22V32=W41V42=W42
W13=0W23=0W33=x1x2x3W43=x1x2x3⊕x1x2x4⊕x1x3x4⊕x2x3⊕x2x3x4
V13V23=W41V33=W42V43=W43
W14=0W24=0W34=0W44=x1x2x3x4
V4=W41V24=W42V34=W43V44=W44

Таким образом, на k-ом (, где [·] есть оператор выделения целой части) выходе предлагаемого параллельного счетчика единичных сигналов при q=n имеем , где β[log2n]...β1β0 есть двоичный код числа единичных сигналов входного кортежа (х1, ..., хn).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый параллельный счетчик единичных сигналов обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает формирование двоичного кода числа единичных сигналов входного кортежа (х1, ..., xn,), Xi∈{0, 1}.

Параллельный счетчик единичных сигналов, содержащий по одному элементу «И» и «исключающее ИЛИ», отличающийся тем, что в него введены n-1 элементов «И», n-1 элементов «исключающее ИЛИ» и 2n D-триггеров, причем первый, второй входы i-го элемента «исключающее ИЛИ» и тактовый вход (n+i)-го D-триггера соединены соответственно с выходом i-го элемента «И», входом данных и тактовым входом i-го D-триггера, подключенного неинвертирующим выходом, входом установки и тактовым входом соответственно к второму входу i-го элемента «И», первому и второму управляющим входам параллельного счетчика единичных сигналов, i-ый информационный вход и k-ый где [·] есть оператор выделения целой части) выход которого образован соответственно первым входом i-го элемента «И» и неинвертирующим выходом (n+2k-1)-го D-триггера, выход каждого предыдущего элемента «исключающее ИЛИ» соединен с вторым входом последующего элемента «исключающее ИЛИ», а второй вход первого элемента «исключающее ИЛИ» - с шиной нулевого потенциала, вход данных каждого предыдущего, начиная с (n+1)-го D-триггера, подключен к неинвертирующему выходу последующего D-триггера, а вход данных 2n-го D-триггера соединен с выходом n-го элемента «исключающее ИЛИ».



 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике для использования в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к цифровой вычислительной технике и устройствам автоматики. .

Изобретение относится к вычислительной технике и может быть использовано для приема и преобразования цифрового дифференциального сигнала. .

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. .

Счетчик // 2028028

Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибоначчи при Р 1. .

Изобретение относится к дискретной и импульсной технике и может быть использовано в дискретных устройствах управления и в различных узлах ЭВМ для счета импульсов .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к области кодирования и декодирования контента, в частности к извлечению данных из буфера и загрузки их в буфер. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем.

Изобретение относится к портативным электронным устройствам и может быть использовано, в частности, для увеличения продолжительности работы аккумуляторных батарей, используемых в портативных электронных устройствах.

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики.

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики.

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации цифровых вычислительных машин и элементов дискретной автоматики.

Изобретение относится к потоковой передаче информационной среды в сетях, основанных на пакетной передаче данных, в частности к механизму буферизации

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Наверх