Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы

Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными и локальных вычислительных сетях. Техническим результатом является повышение достоверности идентификации номера очереди запросов абонентов в условиях, присущих реальному процессу функционирования вычислительной системы, - в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка. Устройство содержит N≥2 абонентских блоков, генератор тактовых импульсов, блок контроля очереди, элемент ИЛИ, элемент И-НЕ, селектор-мультиплексор, два N-входовых элемента И-НЕ, два шифратора приоритетов. 1 з.п. ф-лы, 6 ил.

 

Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными и локальных вычислительных сетях (ЛВС).

Известно многоканальное устройство с динамическим изменением приоритета по ав. св. СССР №1562912, G 06 F 9/46, 1990, бюл. №17, содержащее N≥2 абонентских блоков, счетчик, элемент И, генератор тактовых импульсов, делитель, блок анализа приоритетов и блок наращивания приоритета.

Недостатком данного устройства является относительно большое время обслуживания запросов абонентов вычислительной системы с низким приоритетом.

Известно устройство обслуживания запросов пользователей вычислительной системы, содержащее N≥2 абонентских блоков, счетчик, элемент И, генератор тактовых импульсов, делитель, N-входовый элемент ИЛИ-НЕ, мультиплексор и инвертор (см. ав. св. СССР №2140666, G 06 F 9/46, 1999, бюл. №30).

Однако данное устройство имеет относительно невысокую надежность и низкое быстродействие, обусловленные большим количеством взаимоувязанных элементов, входящих в его состав.

Наиболее близким по технической сущности к заявляемому устройству (прототипом) является устройство обслуживания разноприоритетных запросов абонентов вычислительной системы (см. патент РФ №2186420, G 06 F 9/46, 2002, бюл. №21), содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор. При этом выход генератора тактовых импульсов подключен к тактовым входам каждого из N абонентских блоков. Запросные входы и K-разрядные входы "Код максимального времени ожидания" каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими запросными входами и K-разрядными входами "Код максимального времени ожидания" устройства. Входы "Обнуление" каждого из N абонентских блоков являются соответствующими входами "Обнуление" устройства. Каждый из N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов. Выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ. Каждый n, n=1, 2, ..., N, инверсный вход первого и второго шифраторов приоритетов подключен соответственно к первому и второму сигнальному выходу ((N+1)-n)-го абонентского блока. Выход элемента ИЛИ подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, а выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства. Управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ. Каждый из J, где J=]log₂N[, инверсных выходов первого и второго шифраторов приоритетов подключен к соответствующим J первичным входам и соответствующим J вторичным входам селектора-мультиплексора, а J-разрядный выход селектора-мультиплексора является J-разрядным выходом "Код подлежащего обслуживанию абонента" устройства.

В прототипе реализуется возможность повышения быстродействия и надежности за счет сокращения количества элементов, входящих в состав устройства обслуживания разно-приоритетных запросов абонентов вычислительной системы.

Однако прототип имеет недостаток - относительно низкую достоверность идентификации номера очереди запроса абонента в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка. Данное устройство позволяет с высокой достоверностью идентифицировать номер очереди запроса, параметры кода которого заданы количественно и принимают однозначные, четко идентифицируемые значения, в то время как подавляющее большинство сигналов разноприоритетных запросов множества абонентов, осуществляющих одновременный доступ к ресурсам реально функционирующей вычислительной системы, объективно находятся в перманентном состоянии "столкновения" запросов, а их параметры кода, определяющие номер очереди, могут быть идентифицированы лишь на качественном уровне (неоднозначно, нечетко) с привлечением лингвистической переменной.

Под "обслуживанием" понимается совокупность действий вычислительной системы, включающая выборку запроса из очереди, выделение ему ресурса, а также проведение завершающих операций. Запрос - посылка сигнала, инициирующего ответ. Входное сообщение, содержащее требование к системе на выделение ресурса.

Под "приоритетом" понимается число, предписанное задаче, процессу или операции, определяющее очередность их выполнения или обслуживания. Чем меньше число, тем выше уровень приоритета.

Под "параметрами кода сигнала запроса" понимаются исходные данные, позволяющие охарактеризовать принадлежность сигнала запроса конкретного абонента к очереди первого либо второго порядка - множество параметров (числовых значений характеристик свойств) кода сигнала запроса в данный момент времени.

Целью заявленного технического решения является создание устройства обслуживания разноприоритетных запросов абонентов вычислительной системы, обеспечивающего повышение достоверности идентификации номера очереди запросов абонентов в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка, устройства, способного с высокой достоверностью идентифицировать номер очереди запросов абонентов в условиях, присущих реальному процессу функционирования вычислительной системы - когда исходные данные, обуславливающие выбор номера очереди для конкретного запроса, имеют как количественно, так и качественно (неоднозначно, нечетко, с привлечением лингвистической переменной) выраженный физический смысл.

Указанная цель достигается тем, что в известное устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор, J-разрядный выход, где J=]log₂N[, которого является J-разрядным выходом «Код подлежащего обслуживанию абонента» устройства, выход генератора тактовых импульсов подключен к тактовым входам каждого из N абонентских блоков, запросные входы и K-разрядные входы «Код максимального времени ожидания» каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N K-разрядными входами «Код максимального времени ожидания» устройства, входы «Обнуление» каждого из N абонентских блоков являются соответствующими входами «Обнуление» устройства, каждый из N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов, выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ, выход которого подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства, управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ, каждый из J инверсных выходов первого и второго шифраторов приоритетов подключены к соответствующим J входам первой группы входов и соответствующим J входам второй группы входов селектора-мультиплексора, дополнительно включен блок контроля очереди. При этом n-ый, где n=1, 2, ..., N, инверсный вход первого шифратора приоритетов подключен к ((N+1)-n)-му выходу блока контроля очереди, на котором формируется сигнал запроса для очереди первого порядка, n-ый инверсный вход второго шифратора приоритетов подключен к ((N-1)-n)-му выходу блока контроля очереди, на котором формируется сигнал запроса для очереди второго порядка. Первый и второй сигнальные выходы n-ого абонентского блока подключены к n-ым входам блока контроля очереди, на которых формируются сигналы запросов для очередей соответственно первого и второго порядков.

Блок контроля очереди состоит из контроллера очереди первого порядка, контроллера очереди второго порядка и оконечного контроллера очереди. При этом N входов контроллера очереди первого порядка являются соответствующими N входами блока, на которых формируются сигналы запросов для очереди первого порядка, N входов контроллера очереди второго порядка являются соответствующими N входами блока, на которых формируются сигналы запросов для очереди второго порядка. Запрещающий вход контроллера очереди первого порядка подключен к разрешающему выходу контроллера очереди второго порядка, запрещающий вход которого соединен с разрешающим выходом контроллера очереди первого порядка. Причем N выходов контроллера очереди первого порядка подключены к соответствующим N входам очереди первого порядка оконечного контроллера очереди, N выходов контроллера очереди второго порядка соединены с соответствующими N входами очереди второго порядка оконечного контроллера очереди, N выходов очереди первого порядка оконечного контроллера очереди являются соответствующими N выходами блока, на которых формируются сигналы запросов для очереди первого порядка, а N выходов очереди второго порядка оконечного контроллера очереди являются соответствующими N выходами блока контроля очереди, на которых формируются сигналы запросов для очереди второго порядка.

Благодаря новой совокупности существенных признаков, за счет введения блока контроля очереди, обеспечивающего обработку и трансформирование нечетких параметров кода сигнала запроса к виду, пригодному для достоверной идентификации номера очереди запроса абонента, в заявленном устройстве достигается возможность предварительного анализа и верификации сигнала запроса, обуславливающие повышение достоверности идентификации номера очереди для разноприоритетных запросов множества абонентов, осуществляющих одновременный доступ к ресурсам реально функционирующей вычислительной системы в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности «новизна».

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «изобретательский уровень».

Заявленное устройство поясняется чертежами, на которых представлены:

на фиг.1 - структурная схема устройства обслуживания разноприоритетных запросов абонентов вычислительной системы,

на фиг.2 - структурная схема блока контроля очереди;

на фиг.3 - структурная схема абонентского блока;

на фиг.4 - структура вычислительной системы;

на фиг.5 - размещение сигналов запросов в очереди второго порядка;

на фиг.6 - порядок переноса запросов из очереди второго порядка в очередь первого порядка.

Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, изображенное на фиг.1, состоит из N≥2 абонентских блоков 1₁-1_N (АБ), генератора тактовых импульсов 2, блока контроля очереди 3, элемента ИЛИ 4, элемента И-НЕ 5, селектора-мультиплексора 6, первого 7 и второго 10 N-входовых элементов И-НЕ, первого 8 и второго 9 шифраторов приоритетов. При этом J-разрядный, где J=]log₂N[, выход 65 селектора-мультиплексора 6 является J-разрядным выходом «Код подлежащего обслуживанию абонента» устройства, выход 21 генератора тактовых импульсов 2 подключен к тактовым входам 014₁-014_N каждого из N абонентских блоков 1₁-1_N, запросные входы 011₁-011_N и K-разрядные входы «Код максимального времени ожидания» 012₁-012_N каждого из N абонентских блоков 1₁-1_N, где К≥1 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N К-разрядными входами «Код максимального времени ожидания» устройства. Входы «Обнуление» 013₁-013_N каждого из N абонентских блоков 1₁-1_N являются соответствующими N входами «Обнуление» устройства. Каждый из N входов первого 7 и второго 10 N-входовых элементов И-НЕ (соответственно 71₁-71_N и 101₁-101_N) подключены к соответствующим N инверсным входам (81₁-81_N и 91₁-91_N) соответственно первого 8 и второго 9 шифраторов приоритетов. Выходы первого 7 и второго 10 N-входовых элементов И-НЕ (соответственно 72 и 102) подключены соответственно к второму 42 и первому 41 входам элемента ИЛИ 4, выход 43 которого подключен к второму входу 52 элемента И-НЕ 5, первый вход 51 которого является опросным входом устройства. Выход 53 элемента И-НЕ 5 подключен к инверсному разрешающему входу 61 селектора-мультиплексора 6 и является разрешающим выходом устройства. Управляющий вход 64 селектора-мультиплексора 6 подключен к второму входу 42 элемента ИЛИ 4. Каждый из J инверсных выходов (соответственно 82₁-82_J и 92₁-92_J) первого 8 и второго 9 шифраторов приоритетов подключены к соответствующим J входам 62₁-62_J первой группы входов и соответствующим J входам 63₁-63_J второй группы входов селектора-мультиплексора 6. При этом n-ый, где n=1, 2, ..., N, инверсный вход 81_n первого шифратора приоритетов 8 подключен к ((N+1)-n)-му выходу 31_(N+1)-n блока контроля очереди 3, на котором формируется сигнал запроса для очереди первого порядка, n-ый инверсный вход 91_n второго шифратора приоритетов 9 подключен к ((N+1)-n)-му выходу 32_(N+1)-n блока контроля очереди 3, на котором формируется сигнал запроса для очереди второго порядка. Первый 015_n и второй 016_n сигнальные выходы n-ого абонентского блока 1_n подключены к соответствующим n-ым входам (35_n и 36_n) блока контроля очереди 3, на которых формируются сигналы запросов для очередей соответственно первого и второго порядков.

Число «N (N≥2)» (абонентских блоков, входов, выходов и т.п.) определяется в соответствии с возможным количеством абонентов вычислительной системы и, как правило, составляет от 2 (двух) до 50 (пятидесяти). Число «K (К≥2)» характеризует разрядность кода максимального времени ожидания обслуживания запросов абонентов и, как правило, составляет от 2 (двух) до 10 (десяти).

Блок контроля очереди 3 (фиг.2) предназначен для предварительного анализа и верификации сигнала запроса в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка.

Блок контроля очереди 3 состоит из контроллера очереди первого порядка 3.1, контролера очереди второго порядка 3.2 и оконечного контроллера очереди 3.3. При этом N входов контроллера очереди первого порядка 3.1 являются соответствующими N входами 35₁-35_N блока 3, на которых формируются сигналы запросов для очереди первого порядка, N входов контроллера очереди второго порядка 3.2 являются соответствующими N входами 36₁-36_N блока 3, на которых формируются сигналы запросов для очереди второго порядка. Запрещающий вход контроллера очереди первого порядка 3.1 подключен к разрешающему выходу М₂ контроллера очереди второго порядка 3.2, запрещающий вход которого соединен с разрешающим выходом M₁ контроллера очереди первого порядка 3.1. Причем N выходов контроллера очереди первого порядка 3.1 подключены к соответствующим N входам 3.3-3₁-3.3-3_N очереди первого порядка оконечного контроллера очереди 3.3, N выходов контроллера очереди второго порядка 3.2 соединены с соответствующими N входами 3.3-4₁-3.3-4_N очереди второго порядка оконечного контроллера очереди 3.3, N выходов 3.3-1₁-3.3-1_N очереди первого порядка оконечного контроллера очереди 3.3 являются соответствующими N выходами 31₁-31_N блока 3, на которых формируются сигналы запросов для очереди первого порядка, а N выходов 3.3-2₁-3.3-2_N очереди второго порядка оконечного контроллера очереди 3.3 являются соответствующими N выходами 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка.

Контроллер очереди первого порядка 3.1 блока контроля очереди 3 предназначен для решения задачи предварительного анализа, верификации сигнала запроса и трансформирования нечетко заданных параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого порядка, к виду, пригодному для достоверной идентификации очереди первого порядка для данного запроса абонента. Контроллер очереди первого порядка 3.1 представляет собой программируемое параллельное арифметико-логическое устройство с одним запрещающим входом , одним разрешающим выходом M₁, N информационными входами и выходами, где N может принимать значения от 2 до 50. Контроллер очереди первого порядка 3.1 может быть технически реализован в виде типового программируемого параллельного арифметико-логического устройства (АЛУ) на базе серийно выпускаемой программируемой КМОП-микросхемы серии 564 (например, ALU К564ИП3), как показано в работе [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.273-275, рис.2.70].

Контроллер очереди второго порядка 3.2 блока контроля очереди 3 предназначен для решения задачи предварительного анализа, верификации сигнала запроса и трансформирования нечетко заданных параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов второго порядка, к виду, пригодному для достоверной идентификации очереди второго порядка для данного запроса абонента. Контроллер очереди второго порядка 3.1 также представляет собой программируемое параллельное АЛУ с N информационными входами и выходами, одним запрещающим входом , одним разрешающим выходом М₂ и может быть технически реализован в виде типового программируемого параллельного АЛУ на базе серийно выпускаемой программируемой КМОП-микросхемы серии 564 (например, ALU К564ИП3), как описано в литературе [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.273-275, рис.2.70].

Оконечный контроллер очереди 3.3 блока контроля очереди 3 предназначен для однозначного принятия решения (окончательной верификации) о принадлежности кода конкретного запроса к пространству запросов очереди приоритетов первого либо второго порядка. Оконечный контроллер очереди 33 представляет собой серийно выпускаемый программируемый ТТЛ-компаратор типа 74LS85, описанный в [Янсен Й. Курс цифровой электроники: Сложные ИС для устройств передачи данных. Т.3. - М.: Мир, 1987. С.38-40, рис.1.21].

Абонентские блоки 1₁-1_N, входящие в общую структурную схему, предназначены для контроля поступления сигналов запросов, контроля оставшегося времени ожидания, а также выработки управляющих сигналов по истечении установленного времени ожидания для каждого запроса. Принцип действия и структурная схема (фиг.3) любого n-го АБ (1_n) из N абонентских блоков аналогичны, известны и подробно описаны в прототипе (см. патент РФ №2186420, G 06 F 9/46, 2002, бюл. №21).

Генератор тактовых импульсов 2, входящий в общую структурную схему, предназначен для выработки синхронизирующей последовательности импульсов. Техническая реализация генератора тактовых импульсов 2 возможна на базе серийно выпускаемого генератора тактовых импульсов, описанного в работе [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.50-53].

Элемент ИЛИ 4, входящий в общую структурную схему, предназначен для объединения выходных сигналов определенного логического уровня, поступающих с выходов первого 7 и второго 10 N-входовых элементов И-НЕ. Элемент ИЛИ 4 может быть технически реализован на базе серийно выпускаемого элемента ИЛИ, подробно описанного в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.24-26, рис.1.7].

Элемент И-НЕ 5, входящий в общую структурную схему, предназначен для выработки сигналов низкого либо высокого логического уровня и соответственно разрешения либо запрещения трансляции данных селектору-мультиплексору 6. Элемент И-НЕ 5 может быть технически реализован на основе серийно выпускаемого элемента И-НЕ, как показано в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники - СПб.: СПВВИУС, 1995. С.26-28, рис.1.9(а)].

Селектор-мультиплексор 6, входящий в общую структурную схему, предназначен для коммутации либо J входов 62₁-62_J первой группы входов, либо J входов 63₁-63_J второй группы входов селектора-мультиплексора 6 на его J-разрядный выход 65. Частный случай технической реализации селектора-мультиплексора 6 описан в [Мальцев П.П., Долидзе Н.С.и др. Цифровые интегральные микросхемы: справочник. - М.: Радио и связь, 1994. С.34-35].

Первый 7 и второй 10 N-входовые элементы И-НЕ, входящие в общую структурную схему, аналогичны по структуре и принципу действия, предназначены для установления высокого уровня выходного сигнала при наличии в очереди (соответственно первого и второго порядка) хотя бы одного сигнала запроса. Первый 7 и второй 10 N-входовые элементы И-НЕ могут быть технически реализованы на основе серийно выпускаемого многовходового элемента И-НЕ, как показано в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.26-28, рис.1.9(б)].

Первый 8 и второй 9 шифраторы приоритетов, входящие в общую структурную схему, аналогичны по структуре и принципу действия, предназначены для преобразования сигнала низкого уровня на одном из их входов в двоичный код на выходе, причем преобразование осуществляется с учетом приоритетов сигналов, соответствующих номерам входов. Первый 8 и второй 9 шифраторы приоритетов могут быть технически реализованы на базе серийно выпускаемых шифраторов, как показано в [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.147-148].

Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы функционирует следующим образом. Известно [1-5], что в рамках систем множественного доступа с точки зрения идентификации номера очереди запросов абонентов в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка, существует возможность предварительного анализа и преобразования (верификации) запроса, код которого идентифицирован на основе как количественно, так и качественно (неоднозначно, нечетко, с привлечением лингвистической переменной) наблюдаемых параметров. Эта возможность традиционно реализуется путем последовательных преобразований с использованием методов теории нечетких множеств, позволяющих решать задачи объединения мнений экспертов, знания которых используются в виде заранее сформированных данных о возможных значениях степени принадлежности кода конкретного запроса, к пространству запросов очереди приоритетов первого либо второго порядка.

При этом используется одна из типовых операций над нечеткими множествами - операция дизъюнктивного суммирования [1-5]. Дизъюнктивная сумма, например, двух нечетких множеств (по количеству экспертов) определяется в терминах объединений и пересечений нечетких множеств следующим образом:

где - нечеткое множество, характеризующее мнение первого А (второго B) эксперта о степени принадлежности кода конкретного i-го сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов 1-го (первого) порядка; - дополнения этих нечетких множеств; - нечеткое множество, характеризующее мнение первого А (второго В) эксперта о степени принадлежности кода конкретного j-го сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов 2-го (второго) порядка; - дополнения этих нечетких множеств. Полученные дизъюнктивные суммы и характеризуют соответственно объединенное мнение (в нашем случае двух, А и В) экспертов о значениях нечетких параметров кода, характеризующего принадлежность конкретного i-го и j-го сигналов запроса абонента к очереди приоритетов первого либо второго порядка. Для однозначной верификации принадлежности (либо не принадлежности) значения кода конкретного (i-го либо j-го) сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов первого либо второго порядка объединенное мнение экспертов анализируется на основе так называемой функции α-уровня, являющейся критерием однозначного выбора (присвоения) количественных значений для анализируемых нечетких параметров [1, 3, 5].

Этот α-уровень задается заранее как порог, определяющий однозначность принадлежности значения конкретного (i-го либо j-го) сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов соответственно первого либо второго порядка, а множеством α-уровня нечеткого множества, характеризующего объединенное мнение экспертов, называется обычное множество:

Выражение (3), например, характеризует тот факт, что, если значение функции принадлежности (степень уверенности) интегрированного мнения экспертов для значения конкретного i-го сигнала запроса превышает α-уровень или равен ему, этот сигнал запроса однозначно верифицирован, а данный запрос достоверно принадлежит к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов первого порядка.

Рассмотренный и детально описанный в [1-5] алгоритм дизъюнктивного суммирования нечетких множеств позволяет математически корректно, в рамках реального процесса функционирования систем множественного доступа, верифицировать код сигнала конкретного запроса абонента вычислительной системы и тем самым устранить неопределенность (неоднозначность, нечеткость) при постановке запросов на обслуживание в очередь первого либо второго порядка, а в конечном итоге, повысить достоверность идентификации номера очереди запросов абонентов в условиях, присущих реальному процессу функционирования вычислительной системы, - в условиях наличия недостоверной (неоднозначной, нечеткой) информации о истинных текущих значениях параметров запросов абонентов.

С учетом этого осуществляется достоверное формирование очереди на обслуживание разноприоритетных запросов и реализация потребностей абонентов в вычислительном ресурсе в заявленном устройстве. Перед началом работы устройства с его К-разрядных входов «Код максимального времени ожидания» через K-разрядные входы 012₁-012_N абонентских блоков 1₁-1_N на информационные входы D₁-D_K счетчиков 1.1₁-1.1_N (см. фиг.3) поступают значения кода, задающие максимальное время ожидания обслуживания запросов. Тем самым обеспечивается инициализация счетчиков 1.1₁-1.1_N АБ 1₁-1_N. Причем наименьшему времени ожидания соответствует наибольший код, являющийся дополнением до максимального числа, представимого в K-разрядном коде.

В начальный период, когда запросы на обслуживание отсутствуют, на всех N запросных входах устройства и на соответствующих запросных входах 011₁-011_N абонентских блоков 1₁-1_N установлены низкие логические уровни. Трехвходовые элементы И 1.3₁-1.3_N всех АБ закрыты, тактовые импульсы от генератора тактовых импульсов 2 через трехвходовые элементы И 1.3₁-1.3_N на счетные входы Z счетчиков 1.1₁-1.1_N АБ 1₁-1_N не поступают. Со стороны вычислительного ресурса (ЭВМ, ЛВС) отсутствует сигнал об освобождении ресурса (на опросном входе устройства установлен низкий логический уровень). На вторых 016₁-016_N и первых 015₁-015_N сигнальных выходах АБ 1₁-1_N установлены высокие логические уровни. Соответственно, на выходе 72 первого N-входового элемента И-НЕ 7 и выходе 102 второго N-входового элемента И-НЕ 10 установлены низкие логические уровни. При этом 7-разрядный выход 65 селектора-мультиплексора 6 разомкнут, поскольку на его инверсном разрешающем входе 61 () через элемент ИЛИ 4 и элемент И-НЕ 5 установлен высокий логический уровень. Устройство готово к работе и ожидает сигналы запросов, вырабатываемые абонентами вычислительной системы (см. фиг.4).

При возникновении потребности в вычислительном ресурсе абонентами вычислительной системы генерируются сигналы запросов, которые поступают на устройство обслуживания запросов и помещаются в очередь второго порядка. Сигналом запроса от абонента считается сигнал высокого уровня, установленный на любом из запросных входов 011₁-011_N соответствующего АБ 1₁-1_N. При этом на вторых сигнальных выходах 016₁-016_N этих АБ через инверторы 1.2₁-1.2_N установятся сигналы низкого уровня. Совокупность сигналов низкого уровня на вторых сигнальных выходах 016₁-016_N АБ образует очередь второго порядка. Положение сигнала запроса в очереди второго порядка определяется его начальным приоритетом: сигнал запроса, поступивший от абонента с наименьшим номером, обладает наивысшим приоритетом (см. фиг.5). На счетные входы Z счетчиков 1.1₁-1.1_N АБ 1₁-1_N, содержащих сигналы запросов, поступают импульсы с выхода 21 генератора тактовых импульсов 2 по цепи: тактовые входы 014₁-014_N АБ 1₁-1_N, открытые трехвходовые элементы И 1.3₁-1.3_N АБ 1₁-1_N. Счетчики 1.1₁-1.1_N каждого АБ выполняют функцию таймеров, которые контролируют истечение допустимого времени нахождения запросов в очереди второго порядка путем суммирования поступающих на их счетный вход Z тактовых импульсов и формируют сигнал переполнения на инверсных выходах счетчиков 1.1₁-1.1_N через установленный интервал времени, определяемый кодами начального заполнения счетчиков и частотой тактовых импульсов.

Сигналы с вторых сигнальных выходов 016₁-016_N АБ 1₁-1_N поступают через входы 36₁-36_N для очереди второго порядка на N входов контроллера очереди второго порядка 3.2 блока контроля очереди 3, Если на любой из N входов контроллера приоритетов второго порядка 3.2 поступает от АБ сигнал, характеризующий запрос абонента, предварительно (нечетко) идентифицированный как запрос очереди второго порядка, требующий верификации (проверки), с разрешающего выхода M₂ контроллера очереди второго порядка 3.2 на запрещающий вход контроллера очереди первого порядка 3.1 поступает в двоичном коде сигнал, запирающий контроллер очереди первого порядка 3.1.

В этом случае в контроллере очереди второго порядка 3.2 блока контроля очереди 3 осуществляется процедура преобразования идентифицированных недостоверно (нечетко) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов второго порядка, к виду, пригодному для достоверной идентификации очереди второго порядка для данного запроса абонента.

Контроллер очереди второго порядка 3.2 блока контроля очереди 3 технически реализуется на базе программируемого (с точки зрения мнений экспертов для значения конкретного j-го сигнала запроса) параллельного АЛУ, реализующего вычислительный алгоритм дизъюнктивного суммирования, подробно описанный в [1-3] и соответствующий выражению (2). Таким образом, программируемое АЛУ (контроллер очереди второго порядка 3.2), опираясь на запрограммированные значения функций принадлежности, характеризующие мнения экспертов для значения конкретного j-го сигнала запроса, осуществляет процедуру вычисления в соответствии с вычислительным алгоритмом дизъюнктивного суммирования, описываемым выражением (2). При этом N входов (1, ..., N) программируемого АЛУ (контроллера очереди второго порядка 3.2) являются равноправными N входами алгоритма дизъюнктивного суммирования, на которые подаются значения параметров кода, имеющих физический смысл второго номера очереди сигнала запроса, идентифицированного на основе нечетких исходных данных. Набор прямых и обратных связей, имеющий место в рамках реализации алгоритма дизъюнктивного суммирования и программно реализованный в рамках программируемого АЛУ (контроллера очереди второго порядка 3.2), позволяет учитывать функции принадлежности, сформулированные экспертами, и получать на каждом из N выходов контроллера очереди второго порядка 3.2 итоговые значения (обобщенное мнение экспертов о значении) функции принадлежности значения конкретного j-го сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов 2-го (второго) порядка.

При этом подача (и запись на хранение) в двоичном коде на любой n-ый, где n=1, 2, ..., N, вход контроллера очереди второго порядка 3.2 (в любую n-ую ячейку памяти АЛУ) значения кода, характеризующего номер очереди запроса, идентифицированный на основе нечетких исходных данных, инициирует выдачу в двоичном коде с n-го выхода контроллера очереди второго порядка 3.2 запрограммированного, в соответствии с вычислительным алгоритмом дизъюнктивного суммирования, описанным в [1-3], значения математически корректно верифицированного, относительно достоверного обобщенного мнения экспертов о значении номера очереди.

С каждого из N выходов контроллера очереди второго порядка 3.2 итоговые значения (обобщенное мнение экспертов о значении) функции принадлежности значения конкретного j-го сигнала запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов 2-го (второго) порядка поступают на N вторичных входов 3.3-4₁-3.3-4_N оконечного контроллера очереди 3.3.

Оконечный контроллер очереди 3.3 осуществляет однозначное принятие решения (окончательную верификацию) о принадлежности кода конкретного запроса к пространству запросов очереди приоритетов первого либо второго порядка [1, 3, 5] в соответствии с выражением (4). Являясь, по сути, программируемой схемой сравнения (ТТЛ-компаратором типа 74LS85), в которой в двоичном коде сравниваются значения заранее введенного (запрограммированного) α-уровня очереди второго порядка и полученные из контроллера очереди второго порядка 3.2 предварительно верифицированные значения функции принадлежности значения конкретного j-го запроса к пространству истинных (однозначно, четко определенных) запросов очереди приоритетов второго порядка, оконечный контроллер очереди 3.3, путем сравнения порога (α-уровня) однозначно и окончательно определяет, принадлежат ли данный запрос к очереди приоритетов второго порядка.

Если значение функции принадлежности (степень уверенности) интегрированного мнения экспертов , полученное с выходов контроллера очереди второго порядка 3.2, для конкретного j-го запроса конкретного n-го, где n=1, 2, ..., N, абонента превышает α-уровень или равен ему, второй номер очереди является истинным, т.е. однозначно определенным, и оконечный контроллер очереди 33 выдает сигнал запроса n-го абонента на соответствующем n-ом своем выходе (выходе 3.3-2_n из 3.3-2₁-3.3-2_N), на котором формируется сигнал запроса для очереди первого порядка.

Если α-уровень превышает значение функции принадлежности (степень уверенности) интегрированного мнения экспертов, полученное с выходов контроллера очереди второго порядка 3.2, для конкретного j-го запроса конкретного n-го, где n=1, 2, ..., N, абонента, второй номер очереди для данного запроса n-го абонента является ложным, т.е. данный запрос должен быть помещен в очередь первого порядка. В этом случае оконечный контроллер очереди 3.3 выдает сигнал запроса n-го абонента на соответствующем n-ом своем выходе (выходе 3.3-1_n из 3.3-1₁-3.3-1_N), на котором формируется сигнал запроса для очереди второго порядка.

Таким образом, на N выходах 3.3-2₁-3.3-2_N очереди второго порядка оконечного контроллера очереди 3.3 и на соответствующих выходах 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка, имеем достоверные (верифицированные) сигналы запросов для очереди второго порядка, полученные на основе математически корректного анализа интегрированного мнения экспертов в рамках аппарата теории нечетких множеств.

Достоверные (верифицированные) сигналы запросов для очереди второго порядка с выходов 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка, поступают на инверсные входы 91₁-91_N второго шифратора приоритетов 9, обеспечивающего преобразование сигналов запросов в J-разрядный код, соответствующий номеру АБ с учетом его приоритета. При этом сигнал с первого выхода 32₁ блока 3, на котором формируется сигнал запроса для очереди второго порядка, поступает на N-ый инверсный вход 91_N второго шифратора приоритетов 9, сигнал с второго выхода 32₂ блока 3, на котором формируется сигнал запроса для очереди второго порядка, поступает на (N-1)-ый инверсный вход 91_N-1 второго шифратора приоритетов 9, сигнал с n-го выхода 32_n блока 3, на котором формируется сигнал запроса для очереди второго порядка, поступает на ((N+1)-n)-ый инверсный вход 91_(N+1)-n второго шифратора приоритетов 9, сигнал с N-го выхода 32_N блока 3, на котором формируется сигнал запроса для очереди второго порядка, поступает на первый инверсный вход 91₁ второго шифратора приоритетов 9. Указанный способ подключения выходов 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка, обусловлен тем, что выходы 92₁-92_J второго шифратора приоритетов 9 инверсные, то есть для получения на его выходе кода, соответствующего конкретному n-му АБ (1_n) с наименьшим номером из числа тех АБ 1₁-1_N, на вторых сигнальных выходах 016₁-016_N которых (а значит, и на соответствующих выходах 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка) установлены низкие логические уровни (сигналы запросов), следует подключить выходы 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка, к входам второго шифратора приоритетов 9 в обратном порядке. При наличии в верифицированной очереди второго порядка хотя бы одного сигнала запроса, на выходе 102 второго N-входового элемента И-НЕ 10 установится высокий уровень.

По мере освобождения вычислительного ресурса (ресурса ЭВМ, ЛВС) вырабатывается сигнал высокого уровня, который поступает на опросный вход устройства и далее на первый вход 51 элемента И-НЕ 5. При наличии хотя бы одного запроса в верифицированной очереди второго порядка на выходе 53 элемента И-НЕ 5 установится сигнал низкого уровня, который разрешит трансляцию данных селектору-мультиплексору 6. На селективном входе 61 (входе S) селектора-мультиплексора 6 установлен низкий уровень (на первых сигнальных выходах 015₁-015_N всех АБ и на соответствующих выходах 31₁-31_N блока 3, на которых формируются сигналы запросов для очереди первого порядка - высокий уровень), следовательно, на J-разрядный, где J=]log₂N[, выход 65 селектора-мультиплексора 6 и на J-разрядный выход «Код подлежащего обслуживанию абонента» устройства будет скоммутирован код, поступивший на J входов 62₁-62_N первой группы входов (входов A₁-A_J) селектора-мультиплексора 6 и соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди второго порядка.

После удовлетворения потребности в вычислительном ресурсе n-ый абонент снимает сигнал запроса с соответствующего n-ого запросного входа устройства, с запросного входа 011_n соответствующего АБ (1_n), и производит сброс счетчика 1.1_n соответствующего АБ 1_n по n-ому входу «Обнуление» устройства и входу «Обнуление» 013_n соответствующего АБ 1_n. При этом на первом и втором сигнальных выходах 015_n и 016_n соответствующего АБ 1_n будут высокие уровни.

В случае, если один или несколько запросов в результате создавшейся очереди достигли максимального времени ожидания, происходит переполнение счетчиков 1.1₁-1.1_N соответствующих АБ 1₁-1_N, формирование на их инверсных выходах переполнения , а следовательно, и на первых сигнальных выходах 015₁-015_N соответствующих АБ 1₁-1_N сигналов низкого уровня, что соответствует переносу запросов в очередь первого порядка на места, соответствующие их приоритетам (см. фиг.6), в целях их дальнейшего внеочередного, по отношению к очереди второго порядка, обслуживания. При этом запираются соответствующие трехвходовые элементы И 1.3₁-1.3_N (фиг.3), запрещая поступление тактовых импульсов на счетные входы Z соответствующих счетчиков 1.1₁-1.1_N. Совокупность сигналов низкого уровня на первых сигнальных выходах 015₁-015_N соответствующих АБ 1₁-1_N образует очередь первого порядка. Обслуживание запросов из очереди первого порядка осуществляется с учетом их начальных приоритетов.

Сигналы с первых сигнальных выходов 015₁-015_N АБ 1₁-1_N поступают через входы 35₁-35_N для очереди первого порядка на N входов контроллера очереди первого порядка 3.1 блока контроля приоритетов 3. В контроллере очереди первого порядка 3.1 блока контроля очереди 3 осуществляется процедура преобразования идентифицированных недостоверно (нечетко) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого порядка, к виду, пригодному для достоверной идентификации очереди первого порядка для данного запроса абонента. Аналогично процедуре верификации номера очереди второго порядка, оконечный контроллер очереди 3.3 осуществляет однозначное принятие решения (окончательную верификацию) о принадлежности кода конкретного предварительно верифицированного запроса первого порядка к пространству запросов очереди приоритетов первого либо второго порядка в соответствии с выражением (3).

В итоге, на N выходах 3.3-1₁-3.3-1_N очереди первого порядка оконечного контроллера очереди 3.3 и на соответствующих выходах 31₁-31_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди первого порядка, имеем достоверные (верифицированные) сигналы запросов для очереди первого порядка, полученные, как и для случая очереди второго порядка, на основе математически корректного анализа интегрированного мнения экспертов в рамках аппарата теории нечетких множеств.

Достоверные (верифицированные) сигналы запросов для очереди первого порядка с выходов 31₁-31_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди первого порядка, поступают на инверсные входы 81₁-81_N первого шифратора приоритетов 8. При этом формирование кода, соответствующего наименьшему номеру АБ, содержащему сигнал запроса из верифицированной очереди первого порядка, осуществляется первым шифратором приоритетов 8 тем же способом, что и для очереди второго порядка. При наличии запроса в очереди первого порядка их внеочередное, по отношению к запросам из очереди второго порядка, обслуживание обеспечивается сигналом высокого уровня на выходе 72 первого N-входового элемента И-НЕ 7, который, поступая на селективный вход 64 (вход S) селектора-мультиплексора 6, коммутирует на J-разрядный выход 65 селектора-мультиплексора 6 и на J-разрядный выход «Код подлежащего обслуживанию абонента» устройства код, поступивший на J входов 63₁-63_N второй группы входов (входов B₁-B_J) селектора-мультиплексора 6 и соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди первого порядка. Сигнал высокого уровня на выходе 72 первого N-входового элемента И-НЕ 7 будет до тех пор, пока в верифицированной очереди первого порядка есть хотя бы один запрос.

После освобождения ресурса, выделенного в интересах очередного запроса абонента из очереди первого порядка (с истекшим временем ожидания), каждый n-ый абонент снимает сигнал запроса с запросного входа 011_n соответствующего АБ (1_n) и производит сброс счетчика 1.1_n соответствующего АБ 1_n по n-ому входу «Обнуление» устройства и входу «Обнуление» 013_n АБ 1_n. Это предопределяет установление высокого уровня на выходе счетчика 1.1_n соответствующего АБ 1_n, что, в свою очередь, обуславливает установку на первом и втором сигнальных выходах 015_n и 016_n этого АБ 1_n высокие уровни. Это позволяет устройству после выполнения всех запросов с истекшим временем ожидания перейти к обслуживанию вновь поступивших либо ждущих своей очереди запросов в порядке, определенном логикой работы устройства.

Таким образом, в рамках обслуживания разноприоритетных запросов абонентов сложных вычислительных систем в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка, на выходах 31₁-31_N, на которых формируются сигналы запросов для очереди первого порядка, и на выходах 32₁-32_N блока контроля очереди 3, на которых формируются сигналы запросов для очереди второго порядка, имеем достоверные, верифицированные с использованием математического аппарата теории нечетких множеств, сигналы запросов для очереди соответственно первого либо второго порядка. Наличие данных сигналов позволяет математически корректно и более достоверно идентифицировать номер очереди на обслуживание абонента в сложной (неоднозначной) обстановке и имеет вполне определенный физический смысл - сигнал запроса абонента, идентифицируемый в условиях неоднозначности (нечеткости) параметров кода, характеризующих этот сигнал, однозначно признан сигналом запроса очереди первого порядка либо, наоборот, очереди второго порядка.

Анализ принципа работы заявленного устройства обслуживания разноприоритетных запросов абонентов вычислительной системы показывает очевидность того факта, что наряду с сохраненными и описанными в прототипе возможностями по повышению быстродействия и надежности устройство способно с высокой достоверностью идентифицировать номер очереди запросов абонентов в условиях, присущих реальному процессу функционирования вычислительной системы - когда исходные данные, обуславливающие выбор номера очереди для конкретного запроса, имеют как количественно, так и качественно (неоднозначно, нечетко, с привлечением лингвистической переменной) выраженный физический смысл.

Данное устройство обеспечивает повышение достоверности идентификации номера очереди запросов абонентов в условиях неоднозначности (нечеткости) параметров кода, характеризующего принадлежность сигнала запроса конкретного абонента к очереди приоритетов первого либо второго порядка, что существенно расширяет область применения устройства, расширяет функциональные возможности подсистем массового обслуживания в рамках систем обмена данными и локальных вычислительных сетей, где заявленное устройство обслуживания разноприоритетных запросов абонентов вычислительной системы будет использовано.

ИСТОЧНИКИ ИНФОРМАЦИИ

1. Кофман А. Введение в теорию нечетких множеств: Пер. с франц. - М.: Радио и связь, 1982, - 432 с.

2. Нечеткие множества и теория возможностей. Последние достижения: Пер. с англ. / Под ред. Ягера P.P. - М.: Радио и связь, 1986, - 408 с.

3. Воронов М.В. Нечеткие множества в моделях систем организационного управления. - Л.: ВМА, 1988, - 54 с.

4. Мартынов В.И. Математические основы управления первичными сетями связи с использованием нечетко заданных параметров. - М.: «Эльф-М», 1997, - 48 с.

5. Паращук И.Б., Бобрик И.П. Нечеткие множества в задачах анализа сетей связи. - СПб.: ВУС, 2001. - 80 с.

1. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор, J-разрядный выход, где J=]log₂N[, которого является J-разрядным выходом "Код подлежащего обслуживанию абонента" устройства, выход генератора тактовых импульсов подключен к тактовым входам каждого из N абонентских блоков, запросные входы и К-разрядные входы "Код максимального времени ожидания" каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N К-разрядными входами "Код максимального времени ожидания" устройства, входы "Обнуление" каждого из N абонентских блоков являются соответствующими входами "Обнуление" устройства, каждый из N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов, выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ, выход которого подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства, управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ, каждый из J инверсных выходов первого и второго шифраторов приоритетов подключены к соответствующим J-входам первой группы входов и соответствующим J-входам второй группы входов селектора-мультиплексора, отличающееся тем, что дополнительно введен блок контроля очереди, причем n-й, где n=1, 2, ..., N, инверсный вход первого шифратора приоритетов подключен к ((N+1)-n)-му выходу блока контроля очереди, на котором формируется сигнал запроса для очереди первого порядка, n-й инверсный вход второго шифратора приоритетов подключен к ((N+1)-n)-му выходу блока контроля очереди, на котором формируется сигнал запроса для очереди второго порядка, первый и второй сигнальные выходы n-го абонентского блока подключены к n-м входам блока контроля очереди, на которых формируются сигналы запросов для очередей соответственно первого и второго порядков.

2. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы по п.1, отличающееся тем, что блок контроля очереди состоит из контроллера очереди первого порядка, контроллера очереди второго порядка и оконечного контроллера очереди, причем N входов контроллера очереди первого порядка являются соответствующими N входами блока, на которых формируются сигналы запросов для очереди первого порядка, N входов контроллера очереди второго порядка являются соответствующими N входами блока, на которых формируются сигналы запросов для очереди второго порядка, запрещающий вход контроллера очереди первого порядка подключен к разрешающему выходу контроллера очереди второго порядка, запрещающий вход которого соединен с разрешающим выходом контроллера очереди первого порядка, N выходов контроллера очереди первого порядка подключены к соответствующим N входам очереди первого порядка оконечного контроллера очереди, N выходов контроллера очереди второго порядка соединены с соответствующими N входами очереди второго порядка оконечного контроллера очереди, N выходов очереди первого порядка оконечного контроллера очереди являются соответствующими N выходами блока, на которых формируются сигналы запросов для очереди первого порядка, а N выходов очереди второго порядка оконечного контроллера очереди являются соответствующими N выходами блока контроля очереди, на которых формируются сигналы запросов для очереди второго порядка.