Устройство мониторинга информационного трафика

Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства для структурно-статистического анализа информационных массивов. Техническим результатом является повышение информативности показателей трафика, характеризующих структуру информационных массивов, за счет структурного анализа детерминированных комбинаций. Устройство содержит формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, формирователи переменной поиска, суммирующие счетчики, блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок отображения и записи данных, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения, структурный анализатор. 1 з.п. ф-лы, 4 ил.

 

Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства для структурно-статистического анализа информационных массивов.

Известно устройство поиска информации, описанное в авторском свидетельстве СССР № 1711185, МПК⁴ G 06 F 15/40, заявленном 05.04.89. В указанном изобретении описано устройство поиска информации, содержащее регистры верхней и нижней границы, сумматор-вычитатель, регистр стратегии поиска, вычитающий и суммирующие счетчики, схемы сравнения, блок памяти, регистр ключа, выходной регистр, группы элементов И и ИЛИ, триггер, распределитель импульсов, вход запуска, входы адресов верхней и нижней границы, вход кода критерия смены стратегии поиска, вход ключа, выход адреса, выход признака отсутствия информации.

Известно также устройство поиска информации, описанное в патенте Российской Федерации № 2116670, МПК⁶ G 06 F 17/30, заявленном 07.04.97. В указанном изобретении описано устройство поиска информации, содержащее распределитель импульсов, первые и вторые формирователи переменной поиска, суммирующие счетчики и блоки памяти, регистр стратегии поиска, формирователь сигналов текущей оценки, дискриминатор зон значений оценки, счетчик временных интервалов, коммутатор, блок деления, классификатор, блок изменения пороговых сигналов, таймер текущих суток, блок индикации и формирователь сигналов сброса, информационный вход, входы "Зона 1" и "Зона 2", входы "N_max", "Порог" и "Пуск" и выход адреса.

Однако аналоги имеют недостатки, заключающиеся в невысокой скорости поиска комбинаций начала сообщений и в относительно низкой информативности показателей графика, характеризующих структуру информационных массивов.

Ближайшее устройство (прототип) к предлагаемому описано в патенте Российской Федерации № 2149446, МПК⁷ G 06 F 17/30, заявленном 12.05.99. Устройство-прототип содержит формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, первый и второй формирователи переменной поиска, первый и второй суммирующие счетчики, первый и второй блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения. Выход формирователя сигналов текущей оценки подключен к управляющему входу коммутатора. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" коммутатора подключены к входам соответственно первого и второго формирователей переменной поиска. Выход второго формирователя переменной поиска подключен к информационному входу второго суммирующего счетчика. Выход второго суммирующего счетчика подключен к информационному входу второго блока памяти и второму информационному входу блока деления. Выход блока деления подключен к информационному входу классификатора. Выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" классификатора подключены к одноименным входам формирователя сигнала сброса. Выход "Сброс" формирователя сигнала сброса подключен к входам "Сброс" первого и второго блоков памяти, счетчика временных интервалов и блока формирования порога усечения. Выход "Максимальный номер временного интервала - N_max" блока формирования порога усечения подключен к одноименным входам регистра стратегии поиска, первого и второго формирователей переменной поиска. Выход первого формирователя переменной поиска подключен к информационному входу первого суммирующего счетчика. Выход первого суммирующего счетчика подключен к первому информационному входу блока деления. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" дискриминатора зон значений оценки подключены к одноименным входам коммутатора. Первый выход распределителя импульсов подключен к входам синхронизации формирователя сигналов текущей оценки, дискриминатора зон значений оценки и тактовому входу счетчика временных интервалов. Выход "Номер текущего временного интервала - N_тек" счетчика временных интервалов подключен к одноименным входам блока формирования порога усечения и регистра стратегии поиска. Выходы "Значение верхнего порога классификации - П_клв" и "Значение нижнего порога классификации - П_клн" регистра стратегии поиска подключены к одноименным входам классификатора. Второй выход распределителя импульсов подключен к синхронизирующему входу коммутатора. Третий выход распределителя импульсов подключен к входам синхронизации первого и второго блоков памяти. Выходы первого и второго блоков памяти подключены к информационным входам соответственно первого и второго суммирующих счетчиков. Четвертый выход распределителя импульсов подключен к синхронизирующему входу классификатора. Выход "Время" таймера текущих суток подключен к одноименным входам формирователя сигналов текущей оценки, дискриминатора зон значений оценки, распределителя импульсов и блока изменения пороговых сигналов. Выходы "Верхнее значение порога поиска - П_в" и "Нижнее значение порога поиска - П_н" блока изменения пороговых сигналов подключены к одноименным входам регистра стратегии поиска и блока формирования порога усечения. Входы "Пуск" и "Порог" блока изменения пороговых сигналов подключены к одноименным входам блока формирования порога усечения и являются соответственно входами "Пуск" и "Порог" устройства. Входы "Максимальный номер временного интервала - N_max"-, "Числовое значение единицы - 1" и "Объем выборки интервала анализа - V_выб" блока формирования порога усечения являются одноименными входами устройства. Входы "Зона" первого и второго формирователей переменной поиска являются соответственно входами "Зона 1" и "Зона 2" устройства.

Описанное устройство обладает более высокой скоростью поиска комбинаций начала сообщений, по сравнению с устройствами приведенными ранее, благодаря использованию совокупности новых блоков и корректировке значения максимального номера временного интервала на протяжении всего интервала анализа адекватно входному информационному потоку.

Однако устройство-прототип имеет недостаток, заключающийся в относительно низкой информативности показателей графика, характеризующих структуру информационных массивов, из-за того, что оно оценивает только интенсивность входного графика по комбинациям начала сообщения.

Целью изобретения является создание устройства, повышающего информативность показателей трафика, характеризующих структуру информационных массивов, за счет структурного анализа детерминированных комбинаций.

Поставленная цель достигается тем, что в известное устройство поиска информации, содержащее формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, первый и второй формирователи переменной поиска, первый и второй суммирующие счетчики, первый и второй блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения, выход формирователя сигналов текущей оценки подключен к управляющему входу коммутатора, выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" которого подключены к входам соответственно первого и второго формирователей переменной поиска, выход второго формирователя переменной поиска подключен к информационному входу второго суммирующего счетчика, выход которого подключен к информационному входу второго блока памяти и второму информационному входу блока деления, выход которого подключен к информационному входу классификатора, выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О» которого подключены к одноименным входам формирователя сигнала сброса, выход «Сброс» которого подключен к входам «Сброс» первого и второго блоков памяти, счетчика временных интервалов и блока формирования порога усечения, выход «Максимальный номер временного интервала - N_max» которого подключен к одноименным входам регистра стратегии поиска, первого и второго формирователей переменной поиска, выход первого формирователя переменной поиска подключен к информационному входу первого суммирующего счетчика, выход которого подключен к первому информационному входу блока деления, выходы «Изменение состояния обстановки - Изм» и «Отсутствие изменения состояния обстановки - Отс» дискриминатора зон значений оценки подключены к одноименным входам коммутатора, первый выход распределителя импульсов подключен к входам синхронизации формирователя сигналов текущей оценки, дискриминатора зон значений оценки и тактовому входу счетчика временных интервалов, выход «Номер текущего временного интервала - N_тек» которого подключен к одноименным входам блока формирования порога усечения и регистра стратегии поиска, выходы «Значение верхнего порога классификации - П_клв» и «Значение нижнего порога классификации - П_клн» которого подключены к одноименным входам классификатора, второй выход распределителя импульсов подключен к синхронизирующему входу коммутатора, третий выход распределителя импульсов подключен к входам синхронизации первого и второго блоков памяти, предназначенных для хранения приращений апостериорных интегральных функций распределения вероятностей соответственно нормального и отклоненного состояний входного информационного потока на N-м интервале наблюдения, выходы первого и второго блоков памяти подключены к информационным входам соответственно первого и второго суммирующих счетчиков, четвертый выход распределителя импульсов подключен к синхронизирующему входу классификатора, выход «Время» таймера текущих суток подключен к одноименным входам формирователя сигналов текущей оценки, дискриминатора зон значений оценки, распределителя импульсов и блока изменения пороговых сигналов, выходы «Верхнее значение порога поиска - П_в» и «Нижнее значение порога поиска - П_н» которого подключены к одноименным входам регистра стратегии поиска и блока формирования порога усечения, входы «Пуск» и «Порог» блока изменения пороговых сигналов подключены к одноименным входам блока формирования порога усечения и являются соответственно входами «Пуск» и «Порог» устройства, входы «Максимальный номер временного интервала - N_max», «Числовое значение единицы - 1» и «Объем выборки интервала анализа - V_выб» блока формирования порога усечения являются одноименными входами устройства, входы «Зона» первого и второго формирователей переменной поиска являются соответственно входами «Зона 1» и «Зона 2» устройства, дополнительно введены блок отображения и записи данных, структурный анализатор, третий, четвертый и пятый блоки памяти.

Информационный выход структурного анализатора подключен к информационным входам формирователя сигналов текущей оценки и дискриминатора зон значений оценки. Входы «Детерминированная комбинация», «Неизвестный признак», «Искомый признак» и «Адрес неизвестного признака - Адрес НП» блока отображения и записи данных подключены к одноименным выходам структурного анализатора. Выход «Адрес» структурного анализатора подключен к одноименным входам третьего, четвертого и пятого блоков памяти. Выход «Данные 1» третьего блока памяти, предназначенного для хранения заранее запрограммированных значений о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти, подключен к одноименным входам блока отображения и записи данных и структурного анализатора. Выходы «Данные 2» и «Данные 3» соответственно четвертого и пятого блоков памяти, предназначенных для хранения заранее запрограммированных соответственно известных и искомых детерминированных комбинаций, подключены к одноименным входам структурного анализатора. Выход «Тактовые импульсы» структурного анализатора подключен к одноименном входам четвертого и пятого блоков памяти. Выходы «Данные 1 - запись», «Данные 2 - запись» и «Данные 3 - запись» блока отображения и записи данных подключены к одноименным входам соответственно третьего, четвертого и пятого блоков памяти. Выход «Адрес 3 - запись» блока отображения и записи данных подключен к одноименному входу пятого блока памяти. Выход «Адрес 1, 2 - запись» блока отображения и записи данных подключен к одноименным входам третьего и четвертого блоков памяти. Вход «Время» блока отображения и записи данных подключен к одноименному выходу таймера текущих суток. Входы «Изменение состояния обстановки - П» и «Отсутствие изменения состояния обстановки - О" блока отображения и записи данных подключены к одноименным выходам классификатора. Информационный и синхронизирующий входы структурного анализатора являются соответственно информационным и синхронизирующим входами устройства.

Структурный анализатор состоит из входного регистра, дешифратора, первого, второго и третьего параллельных регистров, счетчика, первого, второго и третьего компараторов, первого и второго элементов И, элемента НЕ, первого и второго элементов ИЛИ, вычислителя хеш-функции, RS-триггера, генератора импульсов. Информационный и синхронизирующий вход входного регистра являются соответственно информационным и синхронизирующим входами структурного анализатора. Выход входного регистра подключен к информационным входам дешифратора, первого параллельного регистра и вычислителя хеш-функции. Выход вычислителя хеш-функции подключен к входу третьего параллельного регистра и является выходом "Адрес" структурного анализатора. Выход третьего параллельного регистра является выходом "Адрес неизвестного признака - Адрес НП" структурного анализатора. Выход первого параллельного регистра подключен к информационному входу второго параллельного регистра и первым информационным входам второго и третьего компараторов. Второй информационный вход второго компаратора является входом "Данные 2" структурного анализатора. Выход "Равенство - А=В" второго компаратора подключен к второму входу второго элемента ИЛИ и входу элемента НЕ. Выход элемента НЕ подключен к второму входу первого элемента И. Второй информационный вход первого компаратора является входом "Данные 1" структурного анализатора. Выход "Равенство - А=В" первого компаратора подключен к первому входу первого элемента И. Выход первого элемента И подключен к первым входам первого и второго элементов ИЛИ, управляющему входу третьего параллельного регистра и является выходом "Неизвестный признак" структурного анализатора. Выход счетчика подключен к первому информационному входу первого компаратора. Выход первого элемента ИЛИ подключен к управляющему входу второго параллельного регистра. Выход второго параллельного регистра является выходом "Детерминированная комбинация" структурного анализатора. Второй информационный вход третьего компаратора является входом "Данные З" структурного анализатора. Выход "Равенство - А=В" третьего компаратора подключен к второму входу первого элемента ИЛИ, третьему входу второго элемента ИЛИ и является выходом "Искомый признак" структурного анализатора. Выход второго элемента ИЛИ подключен к входу "Установка нуля - Уст.0" RS-триггера, прямой выход которого подключен к первому входу второго элемента И. Второй вход второго элемента И подключен к выходу генератора импульсов. Выход второго элемента И подключен к третьим управляющим входам первого, второго и третьего компараторов, информационному входу счетчика и является выходом "Тактовые импульсы" структурного анализатора. Выход дешифратора подключен к управляющему входу первого параллельного регистра, входу "Сброс" счетчика, входу "Запуск" вычислителя хеш-функции, входу "Установка единицы - Уст.1" RS-триггера и является информационным выходом структурного анализатора.

Благодаря новой совокупности существенных признаков за счет введения блока отображения и записи данных, структурного анализатора и дополнительных блоков памяти, в которых производится хеширование и распознавание искомых и неизвестных детерминированных комбинаций, повышается информативность показателей графика, характеризующих структуру информационных массивов.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующие совокупность признаков, тождественные всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявленное устройство поясняется чертежами:

фиг.1 - общая схема устройства мониторинга информационного трафика;

фиг.2 - структурный анализатор;

фиг.3 - алгоритм функционирования блока отображения и записи данных.

Устройство мониторинга информационного графика, показанное на фиг.1, содержит формирователь сигналов текущей оценки 1, дискриминатор зон значений оценки 2, распределитель импульсов 3, счетчик временных интервалов 4, коммутатор 5, первый 6 и второй 7 формирователи переменной поиска, первый 8 и второй 9 суммирующие счетчики, первый 10 и второй 11 блоки памяти, блок деления 12, классификатор 13, регистр стратегии поиска 14, формирователь сигналов сброса 15, блок отображения и записи данных 16, блок изменения пороговых сигналов 17, таймер текущих суток 18, блок формирования порога усечения 19, структурный анализатор 20, третий 21, четвертый 22 и пятый 23 блоки памяти.

Выход формирователя сигналов текущей оценки 1 подключен к управляющему входу коммутатора 5. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" коммутатора 5 подключены к входам соответственно первого 6 и второго 7 формирователей переменной поиска. Выход второго формирователя переменной поиска 7 подключен к информационному входу второго суммирующего счетчика 9. Выход второго суммирующего счетчика 9 подключен к информационному входу второго блока памяти 11 и второму информационному входу блока деления 12. Выход блока деления 12 подключен к информационному входу классификатора 13. Выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" классификатора 13 подключены к одноименным входам формирователя сигнала сброса 15. Выход "Сброс" формирователя сигнала сброса 15 подключен к входам "Сброс" первого 10 и второго 11 блоков памяти, счетчика временных интервалов 4 и блока формирования порога усечения 19. Выход "Максимальный номер временного интервала - N_max" блока формирования порога усечения 19 подключен к одноименным входам регистра стратегии поиска 14, первого 6 и второго 7 формирователей переменной поиска. Выход первого формирователя переменной поиска 6 подключен к информационному входу первого суммирующего счетчика 8. Выход первого суммирующего счетчика 8 подключен к первому информационному входу блока деления 12. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" дискриминатора зон значений оценки 2 подключены к одноименным входам коммутатора 5. Первый выход распределителя импульсов 3 подключен к входам синхронизации формирователя сигналов текущей оценки 1, дискриминатора зон значений оценки 2 и тактовому входу счетчика временных интервалов 4. Выход "Номер текущего временного интервала - N_тек" счетчика временных интервалов 4 подключен к одноименным входам блока формирования порога усечения 19 и регистра стратегии поиска 14. Выходы "Значение верхнего порога классификации - П_клв" и "Значение нижнего порога классификации - П_клн" регистра стратегии поиска 14 подключены к одноименным входам классификатора 13. Второй выход распределителя импульсов 3 подключен к синхронизирующему входу коммутатора 5. Третий выход распределителя импульсов 3 подключен к входам синхронизации первого 10 и второго 11 блоков памяти. Выходы первого 10 и второго 11 блоков памяти подключены к информационным входам соответственно первого 8 и второго 9 суммирующих счетчиков. Четвертый выход распределителя импульсов 3 подключен к синхронизирующему входу классификатора 13. Выход "Время" таймера текущих суток 18 подключен к одноименным входам формирователя сигналов текущей оценки 1, дискриминатора зон значений оценки 2, распределителя импульсов 3 и блока изменения пороговых сигналов 17. Выходы "Верхнее значение порога поиска - П_в" и "Нижнее значение порога поиска - П_н" блока изменения пороговых сигналов 17 подключены к одноименным входам регистра стратегии поиска 14 и блока формирования порога усечения 19. Входы "Пуск" и "Порог" блока изменения пороговых сигналов 17 подключены к одноименным входам блока формирования порога усечения 19 и являются соответственно входами "Пуск" и "Порог" устройства. Входы "Максимальный номер временного интервала - N_max", "Числовое значение единицы - 1" и "Объем выборки интервала анализа - V_выб" блока формирования порога усечения 19 являются одноименными входами устройства. Входы "Зона" первого 6 и второго 7 формирователей переменной поиска являются соответственно входами "Зона 1" и "Зона 2" устройства.

Информационный выход структурного анализатора 20 подключен к информационным входам формирователя сигналов текущей оценки 1 и дискриминатора зон значений оценки 2. Входы "Детерминированная комбинация", "Неизвестный признак", "Искомый признак" и "Адрес неизвестного признака - Адрес НП" блока отображения и записи данных 16 подключены к одноименным выходам структурного анализатора 20. Выход "Адрес" структурного анализатора 20 подключен к одноименным входам третьего 21, четвертого 22 и пятого 23 блоков памяти. Выход "Данные 1" третьего блока памяти 21 подключен к одноименным входам блока отображения и записи данных 16 и структурного анализатора 20. Выходы "Данные 2" и "Данные 3" соответственно четвертого 22 и пятого 23 блоков памяти подключены к одноименным входам структурного анализатора 20. Выход "Тактовые импульсы" структурного анализатора 20 подключен к одноименным входам четвертого 22 и пятого 23 блоков памяти. Выходы "Данные 1 - запись", "Данные 2 - запись" и "Данные 3 - запись" блока отображения и записи данных 16 подключены соответственно к одноименным входам третьего 21, четвертого 22 и пятого 23 блоков памяти. Выход "Адрес 3 - запись" блока отображения и записи данных 16 подключен к одноименному входу пятого блока памяти 23. Выход "Адрес 1, 2 - запись" блока отображения и записи данных 16 подключен к одноименным входам третьего 21 и четвертого 22 блоков памяти. Вход "Время" блока отображения и записи данных 16 подключен к одноименному выходу таймера текущих суток 18. Входы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" блока отображения и записи данных 16 подключены к одноименным выходам классификатора 13. Информационный и синхронизирующий входы структурного анализатора 20 являются соответственно информационным и синхронизирующим входами устройства.

Структурный анализатор 20 предназначен для выработки сигнала запуска работы всего устройства, хеширования и распознавание искомых и неизвестных детерминированных комбинаций и может быть реализован различными способами, в частности, как показано на фиг.2.

Структурный анализатор 20 состоит из входного регистра 20.1, дешифратора 20.2, первого 20.3, второго 20.5 и третьего 20.15 параллельных регистров, счетчика 20.4, первого 20.6, второго 20.8 и третьего 20.12 компараторов, первого 20.7 и второго 20.17 элементов И, элемента НЕ 20.9, первого 20.10 и второго 20.11 элементов ИЛИ, вычислителя хеш-функции 20.13, RS-триггера 20.14, генератора импульсов 20.16. Информационный и синхронизирующий вход входного регистра 20.1 являются соответственно информационным и синхронизирующим входами структурного анализатора. Выход входного регистра 20.1 подключен к информационным входам дешифратора 20.2, первого параллельного регистра 20.3 и вычислителя хеш-функции 20.13. Выход вычислителя хеш-функции 20.13 подключен к входу третьего параллельного регистра 20.15 и является выходом "Адрес" структурного анализатора 20. Выход третьего параллельного регистра 20.15 является выходом "Адрес неизвестного признака - Адрес НП" структурного анализатора 20. Выход первого параллельного регистра 20.3 подключен к информационному входу второго параллельного регистра 20.5 и первым информационным входам второго 20.6 и третьего 20.12 компараторов, второй информационный вход второго компаратора 20.8 является входом "Данные 2" структурного анализатора 20. Выход "Равенство - А=В" второго компаратора 20.8 подключен к второму входу второго элемента ИЛИ 20.11 и входу элемента НЕ 20.9. Выход элемента НЕ 20.9 подключен к второму входу первого элемента И 20.7. Второй информационный вход первого компаратора 20.6 является входом "Данные 1" структурного анализатора 20. Выход "Равенство - А=В" первого компаратора 20.6 подключен к первому входу первого элемента И 20.7. Выход первого элемента И 20.7 подключен к первым входам первого 20.10 и второго 20.11 элементов ИЛИ, управляющему входу третьего параллельного регистра 20.15 и является выходом "Неизвестный признак" структурного анализатора 20. Выход счетчика 20.4 подключен к первому информационному входу первого компаратора 20.6. Выход первого элемента ИЛИ 20.10 подключен к управляющему входу второго параллельного регистра 20.5. Выход второго параллельного регистра 20.5 является выходом "Детерминированная комбинация" структурного анализатора 20. Второй информационный вход третьего компаратора 20.12 является входом "Данные З" структурного анализатора 20. Выход "Равенство - А=В" третьего компаратора 20.12 подключен к второму входу первого элемента ИЛИ 20.10, третьему входу второго элемента ИЛИ 20.11 и является выходом "Искомый признак" структурного анализатора 20. Выход второго элемента ИЛИ 20.11 подключен к входу "Установка нуля - Уст.0" RS-триггера 20.14. Прямой выход RS-триггера 20.14 подключен к первому входу второго элемента И 20.17. Второй вход второго элемента И 20.17 подключен к выходу генератора импульсов 20.16. Выход второго элемента И 20.17 подключен к третьим управляющим входам первого 20.6, второго 20.8 и третьего 20.12 компараторов, информационному входу счетчика 20.4 и является выходом "Тактовые импульсы" структурного анализатора 20. Выход дешифратора 20.2 подключен к управляющему входу первого параллельного регистра 20.5, входу "Сброс" счетчика 20.4, входу "Запуск" вычислителя хеш-функции 20.13, входу "Установка единицы - Уст.1" RS-триггера 20.14 и является информационным выходом структурного анализатора 20.

Назначение блоков и элементов заявленного устройства следующее.

Формирователь сигналов текущей оценки 1 предназначен для выработки по окончании текущего интервала анализа двоичного сигнала, характеризующего состояние обстановки и принимающего значения "Изм" или "Отс". Схема формирователя сигналов текущей оценки 1 известна, описана в патенте РФ № 2116670 и приведена на фиг.2.

Дискриминатор зон значений оценки 2 предназначен для выработки сигнала о номере зоны того состояния, в котором находится входной информационный поток соответствующей интенсивности. Схема дискриминатора зон значений оценки 2 известна, описана в патенте РФ № 2116670 и приведена на фиг.3.

Распределитель импульсов 3 предназначен для синхронизации работы всего устройства посредством формирования четырех импульсных последовательностей, сдвинутых относительно друг друга на некоторую величину Δt. Схема распределителя импульсов 3 известна, описана в патенте РФ № 2116670 и приведена на фиг.4.

Счетчик временных интервалов 4 предназначен для подсчета количества наблюдаемых интервалов времени и выдачи комбинации о номере временного интервала "N_тек". Счетчик временных интервалов 4 представляет собой суммирующий счетчик, схема которого известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.185-187, рис.5.13.

Коммутатор 5 предназначен для коммутации сигнала о номере зоны на вход соответствующего формирователя переменной поиска по сигналу управления, поступающему от формирователя сигналов текущей оценки 1 и принимающему значения "Изм" и "Отс". Схема коммутатора 5 известна, описана в патенте РФ № 2116670 и приведена на фиг.5.

Первый 6 и второй 7 формирователи переменной поиска предназначены для построения приращений апостериорных интегральных функций распределения вероятностей нормального F_О(N) (первый формирователь переменной поиска 6) и отклоненного F_П(N) (второй формирователь переменной поиска 7) состояния входного информационного потока на N-м интервале наблюдения. Схемы первого 6 и второго 7 формирователей переменной поиска идентичны. Схема первого формирователя переменной поиска 6 известна, описана в патенте РФ № 2116670 и приведена на фиг.6.

Первый 8 и второй 9 суммирующие счетчики предназначены для сложения значений приращений F_О(N) и F_П(N) с соответствующими значениями эмпирической интегральной функции распределения вычисленной за N-1 временной интервал F_О(N-1) и F_П(N-1). Первый 8 и второй 9 суммирующие счетчики представляют собой арифметические сумматоры, схемы которых известны и описаны в [Основы импульсной и цифровой техники. Учебное пособие для ВУЗов. - М.: Советское радио, 1975. - 440 с.] на стр.377, рис.14.17.

Первый 10 и второй 11 блоки памяти предназначены для хранения приращений F_О(N) и F_П(N) в течение одного интервала анализа. Первый 10 и второй 11 блоки памяти представляют собой регистры параллельного действия, схемы которых известны и описаны в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.

Блок деления 12 предназначен для деления приращения F_П(N) на приращение F_О(N) и выдачи отношения правдоподобия. Блок деления 12 представляет собой устройство деления двух n-разрядных двоичных чисел без восстановления остатка, схема которого известна и описана в [Бочаров К.П., Немшилов Н.Н., Петров Е.И., Сулин Л.И. Вычислительные комплексы автоматизированных систем управления. - Л.: ВАС, 1984. - 368 с.] на стр.88-90, рис.3.24.

Классификатор 13 предназначен для выработки сигналов "Изм" или "Отс" на основе сравнения входной информации с пороговыми значениями. Схема классификатора 13 известна, описана в патенте РФ № 2116670 и приведена на фиг.7.

Регистр стратегии поиска 14 предназначен для формирования интервального либо точечного значений порогов классификации в зависимости от того, является ли номер интервала поиска предельным или нет. Схема регистра стратегии поиска 14 известна, описана в патенте РФ № 2116670 и приведена на фиг.8.

Формирователь сигнала сброса 15 предназначен для объединения сигналов "Изм" и "Отс", их усиления и согласования с последующими блоками. Формирователь сигнала сброса 15 может быть выполнен в виде двухвходовой схемы ИЛИ, схема которой известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.

Блок отображения и записи данных 16 предназначен для отображения информации о наличии искомых и неизвестных детерминированных комбинаций и изменений интенсивности входного информационного потока, записи не определенных ранее известных детерминированных комбинаций в четвертый блок памяти 22 с одновременным изменением в третьем блоке памяти 21 значения о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти 22, записи не определенных ранее искомых детерминированных комбинаций в пятый блок памяти 23. Запись в третий 21, четвертый 22 и пятый 23 блоки памяти осуществляется по адресу, определенному вычислителем хеш-функции 20.13. Блок отображения и записи данных может быть реализован различными способами, в частности в виде микропроцессора, работающего в соответствии с алгоритмом, приведенным на фиг.3.

Блок изменения пороговых сигналов 17 предназначен для изменения значений пороговых сигналов в зависимости от времени суток. Схема блока изменения пороговых сигналов 17 известна, описана в патенте РФ № 2116670 и приведена на фиг.9.

Таймер текущих суток 18 предназначен для установки времени суток всего устройства. Схема таймера текущих суток 18 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.198-199, рис.5.23.

Блок формирования порога усечения 19 предназначен для корректировки значения максимального номера временного интервала - "N_max" адекватно входному информационному потоку на протяжение всего интервала анализа. Схема блока 19 известна, описана в патенте РФ № 2149446 и приведена на фиг.2.

Входной регистр 20.1 предназначен для преобразования поступающей на вход детерминированной комбинации из последовательного кода в параллельный. Схема входного регистра 20.1 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.182-184.

Дешифратор 20.2 предназначен для выделения комбинации начала сообщения на выходе входного регистра 20.1 и запуска работы всего устройства. Схема дешифратора 20.2 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.152-153, рис.3.43.

Первый 20.3 и второй 20.5 параллельные регистры предназначены для хранения детерминированной комбинации в течение одного интервала анализа. Схемы первого 20.3 и второго 20.5 параллельных регистров известны и описаны в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.

Счетчик 20.4 предназначен для подсчета количества тактовых импульсов, поступающих с выхода второго элемента И 20.17 и выдачи комбинаций в первый компаратор 20.6. Количество тактовых импульсов соответствует количеству поступивших известных детерминированных комбинаций от четвертого блока памяти 22 в структурный анализатор 20 в течение одного интервала анализа. Схема счетчика 20.4 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.120, рис.3.13.

Первый компаратор 20.6 предназначен для сравнения двух m-разрядных чисел, первое из которых поступает с выхода счетчика 20.4 на первый вход, а второе - с выхода "Данные 1" третьего блока памяти 21 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема первого компаратора 20.6 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.

Первый элемент И 20.7 предназначен для формирования сигнала о наличии неизвестного признака во входном информационном потоке на выходе структурного анализатора 20 при поступлении на его входы сигналов "1" с выходов "Равенство - А=В" первого компаратора 20.6 и элемента НЕ 20.9. Схема первого элемента И 20.7 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.44, рис.2.4.

Второй компаратор 20.8 предназначен для сравнения двух n-разрядных чисел, первое из которых поступает с выхода первого параллельного регистра 20.3, а второе - с выхода "Данные 2" четвертого блока памяти 22 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема второго компаратора 20.8 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.

Элемент НЕ 20.9 предназначен для инверсии сигнала, поступающего на его вход с выхода второго компаратора 20.8, на противоположный. Схема элемента НЕ 20.9 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.135, табл.4.2.

Первый элемент ИЛИ 20.10 предназначен для формирования сигнала, поступающего на управляющий вход второго параллельного регистра 20.5 при наличии неизвестного или искомого признака во входном информационном потоке. Схема первого элемента ИЛИ 20.10 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.

Второй элемент ИЛИ 20.11 предназначен для формирования сигнала, поступающего на вход "Установка 0" RS-триггера 20.14, при наличии известного, неизвестного или искомого признака во входном информационном потоке. Схема второго элемента ИЛИ 20.11 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.

Третий компаратор 20.12 предназначен для сравнения двух n-разрядных чисел, первое из которых поступает с выхода первого параллельного регистра 20.3, а второе - с выхода "Данные З" пятого блока памяти 23 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема третьего компаратора 20.12 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.

Вычислитель хеш-функции 20.13 предназначен для деления поступающей на вход устройства детерминированной комбинации, представляющей собой n-разрядное двоичное число, на заранее определенное n-разрядное двоичное число с остатком и выдачи адреса детерминированной комбинации в третий 21, четвертый 22, пятый 23 блоки памяти и информационный вход третьего параллельного регистра 20.15. Вычислитель хеш-функции 20.13 представляет собой устройство деления двух n-разрядных двоичных чисел методом восстановления остатка, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.573-575, таблица 18.6.

RS-триггер 20.14 предназначен для управления работой второго элемента И 20.17, выполняющего функцию ключа. Схема RS-триггера 20.14 известна и описана в [Катушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.158-159, рис.4.21(а).

Третий параллельный регистр 20.15 предназначен для хранения адреса детерминированной комбинации, поступающего с выхода "Адрес" вычислителя хеш-функции 20.13 в течение одного интервала анализа. Схема третьего параллельного регистра 20.15 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.

Генератор импульсов 20.16 предназначен для формирования тактовых импульсов. Схема генератора импульсов 20.16 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.193-194, рис 5.19(г).

Второй элемент И 20.17 предназначен для подачи тактовых импульсов в счетчик 20.4, первый 20.6, второй 20.8, третий 20.12 компараторы, четвертый 22 и пятый 23 блоки памяти. Схема второго элемента И 20.17 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.43-48, рис.2.4.

Третий блок памяти 21 предназначен для хранения заранее запрограммированных значений о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти 22. Третий блок памяти 21 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.

Четвертый блок памяти 22 предназначен для хранения заранее запрограммированных известных детерминированных комбинаций. Четвертый блок памяти 22 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.

Пятый блок памяти 23 предназначен для хранения заранее запрограммированных искомых детерминированных комбинаций. Пятый блок памяти 23 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.

Устройство мониторинга информационного графика работает следующим образом.

Входной информационный поток, синхронизированный с тактовыми импульсами, поступает на информационный вход структурного анализатора 20 (фиг.1).

Структурный анализатор 20 (фиг.2) вырабатывает сигнал запуска работы всего устройства при наличии комбинации начала сообщения во входном информационном потоке, а также осуществляет поиск неизвестных и заранее определенных искомых детерминированных комбинаций и при их наличии выдает соответственно сигнал на вход "Неизвестный признак" или "Искомый признак", а также на вход "Детерминированная комбинация" блока отображения и записи данных 16. Объектом распознавания являются искомые и неизвестные детерминированные комбинации во входном информационном потоке. Каждую детерминированную комбинацию, представляющую собой n-разрядное двоичное число, делят на заранее определенное n-разрядное двоичное число с остатком. Остаток является значением хеш-функции. По найденному значению хеш-функции, являющемуся адресом, в четвертом блоке памяти 22 находят заранее запрограммированные известные детерминированные комбинации, сравнивают их с поступившей детерминированной комбинацией на наличие совпадения. В случае несовпадения ни одной из хранящихся в четвертом блоке памяти 22 детерминированной комбинации с поступившей выдается сигнал "Неизвестный признак" отображаемый блоком отображения и записи данных 16. Также по найденному значению хеш-функции, являющемуся адресом, в пятом блоке памяти 23 находят заранее запрограммированные искомые детерминированные комбинации и сравнивают их с поступившей детерминированной комбинацией на наличие совпадения. В случае совпадения одной из хранящихся в пятом блоке памяти 23 детерминированной комбинации с поступившей выдается сигнал "Искомый признак", отображаемый блоком отображения и записи данных 16.

Во входном регистре 20.1 детерминированная комбинация под действием синхроимпульсов преобразуется из последовательного кода в параллельный и поступает на информационные входы дешифратора 20.2, первого параллельного регистра 20.3 и вычислителя хеш-функции 20.13.

В дешифраторе 20.2 при появлении комбинации начала сообщения на строго определенных выходных разрядах входного регистра 20.1 вырабатывается сигнал запуска работы всего устройства, который поступает на управляющий вход первого параллельного регистра 20.3, вход "Сброс" счетчика 20.4, запускающий вход вычислителя хеш-функции 20.13, вход "Установка 1" RS-триггера 20.14 и на информационные входы формирователя сигналов текущей оценки 1 и дискриминатора зон значений оценки 2. По этому сигналу детерминированная комбинация с выхода входного регистра 20.1 записывается в первый параллельный регистр 20.3 и регистры общего назначения вычислителя хеш-функции 20.13, на выходе RS-триггера 20.14 устанавливается уровень логической единицы, а формирователь сигналов текущей оценки 1 и дискриминатор зон значений оценки 2 анализируют интенсивность входного потока.

В первом параллельном регистре 20.3 детерминированная комбинация хранится в течение одного интервала анализа. С выхода первого параллельного регистра 20.3 детерминированная комбинация поступает на информационный вход второго параллельного регистра 20.5 и первые входы второго 20.8 и третьего 20.12 компараторов.

Счетчик 20.4 производит подсчет количества тактовых импульсов, поступающих на его вход с выхода второго элемента И 20.17, и выдает комбинацию в первый компаратор 20.6 о количестве поступивших известных детерминированных комбинаций от четвертого блока памяти 22 в структурный анализатор 20 в течение одного интервала анализа.

В первом компараторе 20.6 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух комбинаций, представляющих собой два m-разрядных двоичных числа, первое из которых поступает с выхода счетчика 20.4 на первый вход, а второе - с выхода "Данные 1" третьего блока памяти 21 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" вырабатывается сигнал "1", который поступает на первый вход первого элемента И 20.7.

Во втором компараторе 20.8 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух детерминированных комбинаций, представляющих собой два n-разрядных двоичных числа, первое из которых поступает с выхода первого параллельного регистра 20.3 на первый вход, а второе - с выхода "Данные 2" четвертого блока памяти 22 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" второго компаратора 20.8 вырабатывается сигнал "1", который поступает на второй вход второго элемента ИЛИ 20.11 и на вход элемента НЕ 20.9.

При отсутствие сигнала "1" на выходе "Равенство - А=В" второго компаратора 20.8 на выходе элемента НЕ 20.9 вырабатывается сигнал "1", поступающий на второй вход первого элемента И 20.7. При этом при наличии сигнала "1" на первом входе первого элемента И 20.7, поступающего с выхода "Равенство - А=В" первого компаратора 20.6, на выходе первого элемента И 20.7 вырабатывается сигнал "1", поступающий на первые входы первого 20.10 и второго 20.11 элементов ИЛИ, управляющий вход третьего параллельного регистра 20.15 и вход "Неизвестный признак" блока отображения и записи данных 16.

При поступлении сигнала "1" на любой вход первого элемента ИЛИ 20.10 с выходов первого элемента И 20.7 или "Равенство - А=В" третьего компаратора 20.12, на его выходе вырабатывается сигнал "1", поступающий на управляющий вход второго параллельного регистра 20.5. По этому сигналу детерминированная комбинация записывается во второй параллельный регистр 20.5 и поступает на вход "Детерминированная комбинация" блока отображения и записи данных 16.

При поступлении сигнала "1" на любой из трех входов второго элемента ИЛИ 20.11 с выходов первого элемента И 20.7, "Равенство - А=В" второго 20.8 или третьего 20.12 компараторов, на его выходе вырабатывается сигнал "1", поступающий на вход "Установка 0" RS-триггера 20.14. По этому сигналу RS-триггер 20.14 прекращает формировать сигнал "1" на вход второго элемента И 20.17, при этом с выхода второго элемента И 20.17 прекращают поступать тактовые импульсы, работа структурного анализатора 20 на данном интервале анализа заканчивается.

В третьем компараторе 20.12 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух детерминированных комбинаций, представляющих собой два n-разрядных двоичных числа, первое из которых поступает с выхода первого параллельного регистра 20.3 на первый вход, а второе - с выхода "Данные 3" пятого блока памяти 23 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" третьего компаратора 20.12 вырабатывается сигнал "1", который поступает на второй вход первого элемента ИЛИ 20.10, третий вход второго элемента ИЛИ 20.11 и на вход "Искомый признак" блока отображения и записи данных 16.

Вычислитель хеш-функции 20.13 производит деление поступившей на информационный вход детерминированной комбинации, представляющей собой n-разрядное двоичное число, на заранее определенное n-разрядное двоичное число методом восстановления остатка, являющегося значением хеш-функции и представляющего собой также n-разрядное двоичное число, которое поступает на вход "Адрес" третьего 21, четвертого 22, пятого 23 блоков памяти и на информационный вход третьего параллельного регистра 20.15.

RS-триггер 20.14 управляет работой второго элемента И 20.17, выполняющего функцию ключа. RS-триггер 20.14 отпирает ключ (второй элемент И 20.17) при появлении сигнала "1" на входе "Установка 1" и запирает его при появлении сигнала "1" на входе "Установка 0".

При поступлении сигнала "1" на управляющий вход третьего параллельного регистра 20.15 адрес, сформированный вычислителем хеш-функции 20.13, записывается в третий параллельный регистр 20.15 и поступает на вход "Адрес НП" блока отображения и записи данных 16.

Генератор импульсов 20.16 формирует импульсы, которые поступают на второй вход второго элемента И 20.17.

С выхода второго элемента И 20.17 при наличии на первом входе сигнала "1" с выхода RS-триггера 20.14 тактовые импульсы поступают на информационный вход счетчика 20.4, на входы "Тактовые импульсы" четвертого 22, пятого 23 блоков памяти и управляющие входы первого 20.6, второго 20.8 и третьего 20.12 компараторов.

С выхода третьего блока памяти 21 заранее запрограммированные значения о количестве известных детерминированных комбинаций, находящихся в ячейках четвертого блока памяти 22 по адресу, поступающему с выхода вычислителя хеш-функции 20.13, считываются на второй вход первого компаратора 20.6.

С выхода четвертого блока памяти 22 заранее запрограммированные известные детерминированные комбинации, находящиеся по адресу, поступающему с выхода вычислителя хеш-функции 20.13, последовательно считываются под действием тактовых импульсов, поступающих с выхода второго элемента И 20.17, на второй вход второго компаратора 20.8.

С выхода пятого блока памяти 23 заранее запрограммированные искомые детерминированные комбинации, находящиеся по адресу, поступающему с выхода вычислителя хеш-функции 20.13, последовательно считываются под действием тактовых импульсов, поступающих с выхода второго элемента И 20.17, на второй вход третьего компаратора 20.12.

При этом множества известных и искомых детерминированных комбинаций, хранящихся соответственно в четвертом 22 и пятом 23 блоках памяти, одинаковых детерминированных комбинаций не имеют.

В формирователе сигналов текущей оценки 1 по окончании текущего интервала анализа вырабатывается двоичный сигнал, характеризующий состояние обстановки. При превышении отклонения числа комбинаций начала сообщений от среднего значения в верхнюю или нижнюю сторону больше порогового на выходе формирователя сигналов текущей оценки 1 формируется сигнал "Изм", в других случаях вырабатывается сигнал "Отс". С выхода формирователя сигналов текущей оценки 1 сигнал "Изм" или "Отс" поступает затем на управляющий вход коммутатора 5.

В дискриминаторе зон значений оценки 2 вырабатывается сигнал о номере зоны того состояния, в котором находится входной информационный поток соответствующей интенсивности. Этот номер зоны соответствует более точной оценке состояния обстановки по сравнению с оценкой, получаемой в формирователе сигналов текущей оценки 1. С выходов "Изм" или "Отс" дискриминатора зон значений оценки 2 сигнал соответственно "Изм" или "Отс" поступает на одноименный вход коммутатора 5.

Распределитель импульсов 3 осуществляет синхронизацию работы всего устройства посредством формирования четырех импульсных последовательностей, сдвинутых относительно друг друга на некоторую величину Δt.

Счетчик временных интервалов 4 осуществляет подсчет количества наблюдаемых интервалов времени и выдает комбинацию о номере временного интервала на вход "N_тек" регистра стратегии поиска 14 и блока формирования порога усечения 19.

Коммутатор 5 в соответствии с поступающим на него сигналом управления от формирователя сигналов текущей оценки 1 обеспечивает подключение сигнала о номере зоны состояния "Изм" или "Отс" соответственно на вход первого 6 или второго 7 формирователя переменной поиска, где на основе сигнала о номере зоны K_m(1<j<m), наибольшего номера зоны К_m и максимального числа наблюдений N_max производится построение приращений F_П(N) и F_О(N) эмпирических интегральных функций распределения вероятностей отклоненного и нормального состояния графика на N-м интервале наблюдения:

В суммирующих счетчиках 8 и 9 производится сравнение значений приращений F_П(N) и F_О(N) с соответствующими значениями эмпирической интегральной функции распределения вычисленной за N-1 временной интервал F_П(N-1) и F_О(N-1), которые поступают с выходов блоков памяти 10 и 11:

F_П(N)=F_П(N-1)+F_П(N),

F_О(N)=F₀(N-1)+F_О(N).

Значения F_П(N) и F_О(N) поступают на входы блока деления 12 и на запись в первый 10 и второй 11 блоки памяти. Блок деления 12 осуществляет операцию арифметического деления

и выдачу отношения правдоподобия на информационный вход классификатора 13.

Классификатор 13 вырабатывает решение о состоянии обстановки на основе сравнения входной информации с пороговыми значениями и выдает сигнал "П" или "О" на входы блока отображения и записи данных 16 и формирователя сигналов сброса 15.

Регистр стратегии поиска 14 формирует интервальное либо точечное значения порогов классификации в зависимости от того, является ли номер интервала поиска предельным или нет. Сигнал с одного из выходов "П_клв" или "П_клн" регистра стратегии поиска 14 поступает на соответствующий вход классификатора 13.

Формирователь сигналов сброса 15 вырабатывает сигнал "Сброс" и подает его на входы счетчика 4, первого 10 и второго 11 блоков памяти и блока формирования порога усечения 19 для перевода их в исходное состояние.

Блок отображения и записи данных 16 отображает информацию о наличии искомых и неизвестных детерминированных комбинаций во входном информационном потоке и изменений интенсивности входного информационного потока при поступлении сигналов соответственно от структурного анализатора 20 и классификатора 13. При необходимости производит запись ранее не внесенных известных детерминированных комбинаций в четвертый блок памяти 22 и изменяет в третьем блоке памяти 21 значение N о количестве известных детерминированных комбинаций на N+1, хранящихся в ячейках четвертого блока памяти 22, производит запись ранее не внесенных искомых детерминированных комбинаций в пятый блок памяти 23. Алгоритм работы блока отображения и записи данных (далее просто алгоритм) указан на фиг.3.

В блоке 1 алгоритма по данным, полученным с портов П5 ("Изменение состояния обстановки - П"), П6 ("Отсутствие изменения состояния обстановки - О") и П8 ("Время"), происходит отображение и запись информации об изменении интенсивности входного информационного потока.

В блоке 2 алгоритма по данным, полученным с портов П11 ("Детерм. комб."), П12 ("Неизв. признак") и П13 ("Иском. признак"), происходит отображение информации о наличии искомого или неизвестного признака во входном информационном потоке.

В блоке 3 алгоритма на основании информации, полученной из блока 2 алгоритма, оператор принимает решение, является ли детерминированная комбинация неизвестным признаком. Если да, то переход в блок 5 алгоритма. Если нет, то переход в блок 4 алгоритма.

В блоке 4 алгоритма на основании информации, полученной из блока 2 алгоритма и данных с порта П8 ("Время"), происходит запись детерминированной комбинации, являющейся известным признаком во времени.

В блоке 5 алгоритма на основании информации, полученной из блока 2 алгоритма и данных с портов П1 ("Данные 1"), П8 ("Время"), П10 ("Адрес НП"), происходит запись детерминированной комбинации, являющейся неизвестным признаком, адреса, определенного вычислителем хэш-функции 20.13 и данных ("Данные 1") во времени.

В блоке 6 алгоритма оператор принимает решение на запись неизвестного признака в область искомых признаков. Если да, то переход к блоку 8 алгоритма. Если нет, то переход к блоку 7 алгоритма.

В блоке 7 алгоритма оператор принимает решение на запись неизвестного признака в область известных признаков. Если да, то переход к блоку 9 алгоритма. Если нет, то конец.

В блоке 8 алгоритма детерминированная комбинация определяется как искомая, а "Адрес НП" как адрес этой комбинации.

В блоке 10 алгоритма происходит выдача команды на порты П4 ("Данные 3 - запись") и П9 ("Адрес 3 - запись"), по которой комбинация, поступившая с блока 8 алгоритма, записывается в пятый блок памяти 23 по адресу, поступившему с блока 8 алгоритма.

В блоке 9 алгоритма детерминированная комбинация определяется как известная, производится изменение значения N, хранящегося в третьем блоке памяти 21, о количестве известных детерминированных комбинаций, хранящихся в четвертом блоке памяти 22, на N+1, "Адрес НП" определяется как адрес этой комбинации и этого значения.

В блоке 11 алгоритма происходит выдача команды на порты П2 ("Данные 1 - запись"), П3 ("Данные 2 - запись") и П7 ("Адрес 1, 2 - запись"), по которой комбинация и значение, поступившие с блока 9 алгоритма, записываются в третий 21 и четвертый 22 блоки памяти по адресу, поступившему с блока 9 алгоритма.

Адаптация значений порогов поиска ко времени суток осуществляется в блоке 17, на выходах которого формируются верхнее и нижнее значения порогов, зависящие от времени суток. Код текущего времени поступает на его вход с таймера текущих суток 18, устанавливающего время суток всего устройства.

Блок формирования порога усечения 19 вырабатывает новое значение "N_max" по окончании текущего интервала анализа, которое является адекватным характеристикам входного информационного потока, и выдает его на входы "N_max" регистра стратегии поиска 14, первого 6 и второго 7 формирователя переменной поиска.

Все блоки, устройства и элементы, обрабатывающие сигнал, а также линии их соединяющие, должны иметь разрядность, соответствующую разрядности входных операндов и точности их преобразований.

Оценка повышения информативности показателей графика в предлагаемом устройстве приведена в Приложении.

Таким образом, полученные результаты позволяют сделать вывод о том, что предлагаемое устройство повышает информативность показателей трафика, характеризующих структуру информационного массива.

ПРИЛОЖЕНИЕ

Оценка повышения информативности показателей трафика устройства мониторинга информационного трафика

Оценка повышения информативности показателей информационного трафика в предлагаемом устройстве мониторинга информационного трафика проведена согласно [Тараскин М.М. Теоретические проблемы поддержки выработки решения при распознавании ситуации в автоматизированных информационных системах.: Монография. - СПб.: ВУС, 2002. - 332 с.].

Информативность о наличии изменений интенсивности во входном информационном потоке может быть оценена коэффициентом информативности, равным отношению количества детерминированных комбинаций с отклоненной интенсивностью, к общему количеству поступивших детерминированных комбинаций:

где N - общее количество поступивших детерминированных комбинаций,

δ_i,1 - коэффициент интенсивности i-той детерминированной комбинации, принимающий значение 1, если имеется отклонение интенсивности поступления i-той детерминированной комбинации, и значение 0, в обратном случае.

Информативность о наличии неизвестных и искомых детерминированных комбинаций во входном информационном потоке также может быть оценена коэффициентом информативности, определяемым по формуле:

K₂=1-K₃,

где

где N - общее количество поступивших детерминированных комбинаций,

δ_i,3 - коэффициент сходства i-той детерминированной комбинации, принимающий значение 1, если i-тая детерминированная комбинация является известной и неискомой, и значение 0, в обратном случае.

Устройство-прототип позволяет находить только первый коэффициент информативности, характеризующий изменения интенсивности входного трафика. При этом количество знаний о входном информационном потоке определяется по формуле:

где Х - общее количество показателей трафика.

Предлагаемое устройство позволяет находить два коэффициента информативности. При этом количество знаний о входном информационном потоке определяется по формуле:

где X - общее количество показателей трафика.

Выигрыш R (в разах) предлагаемого устройства по количеству знаний о входном информационном потоке представлен на фиг.4 и определяется по формуле:

1. Устройство мониторинга информационного трафика, содержащее формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, первый и второй формирователи переменной поиска, первый и второй суммирующие счетчики, первый и второй блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения, выход формирователя сигналов текущей оценки подключен к управляющему входу коммутатора, выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" которого подключены к входам соответственно первого и второго формирователей переменной поиска, выход второго формирователя переменной поиска подключен к информационному входу второго суммирующего счетчика, выход которого подключен к информационному входу второго блока памяти и второму информационному входу блока деления, выход которого подключен к информационному входу классификатора, выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" которого подключены к одноименным входам формирователя сигнала сброса, выход "Сброс" которого подключен к входам "Сброс" первого и второго блоков памяти, счетчика временных интервалов и блока формирования порога усечения, выход "Максимальный номер временного интервала - N_max" которого подключен к одноименным входам регистра стратегии поиска, первого и второго формирователей переменной поиска, выход первого формирователя переменной поиска подключен к информационному входу первого суммирующего счетчика, выход которого подключен к первому информационному входу блока деления, выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" дискриминатора зон значений оценки подключены к одноименным входам коммутатора, первый выход распределителя импульсов подключен к входам синхронизации формирователя сигналов текущей оценки, дискриминатора зон значений оценки и тактовому входу счетчика временных интервалов, выход "Номер текущего временного интервала - N_тек" которого подключен к одноименным входам блока формирования порога усечения и регистра стратегии поиска, выходы "Значение верхнего порога классификации - П_клв" и "Значение нижнего порога классификации - П_клн" которого подключены к одноименным входам классификатора, второй выход распределителя импульсов подключен к синхронизирующему входу коммутатора, третий выход распределителя импульсов подключен к входам синхронизации первого и второго блоков памяти, предназначенных для хранения приращений апостериорных интегральных функций распределения вероятностей соответственно нормального и отклоненного состояний входного информационного потока на N-м интервале наблюдения, выходы первого и второго блоков памяти подключены к информационным входам соответственно первого и второго суммирующих счетчиков, четвертый выход распределителя импульсов подключен к синхронизирующему входу классификатора, выход "Время" таймера текущих суток подключен к одноименным входам формирователя сигналов текущей оценки, дискриминатора зон значений оценки, распределителя импульсов и блока изменения пороговых сигналов, выходы "Верхнее значение порога поиска - П_в" и "Нижнее значение порога поиска - П_н" которого подключены к одноименным входам регистра стратегии поиска и блока формирования порога усечения, входы "Пуск" и "Порог" блока изменения пороговых сигналов подключены к одноименным входам блока формирования порога усечения и являются соответственно входами "Пуск" и "Порог" устройства, входы "Максимальный номер временного интервала - N_max", "Числовое значение единицы - 1" и "Объем выборки интервала анализа - V_выб" блока формирования порога усечения являются одноименными входами устройства, входы "Зона" первого и второго формирователей переменной поиска являются соответственно входами "Зона 1" и "Зона 2" устройства, отличающееся тем, что дополнительно введены блок отображения и записи данных, структурный анализатор, третий, четвертый и пятый блоки памяти, информационный выход структурного анализатора подключен к информационным входам формирователя сигналов текущей оценки и дискриминатора зон значений оценки, входы "Детерминированная комбинация", "Неизвестный признак", "Искомый признак" и "Адрес неизвестного признака - Адрес НП" блока отображения и записи данных подключены к одноименным выходам структурного анализатора, выход "Адрес" которого подключен к одноименным входам третьего, четвертого и пятого блоков памяти, выход "Данные 1" третьего блока памяти, предназначенного для хранения заранее запрограммированных значений о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти, подключен к одноименным входам блока отображения и записи данных и структурного анализатора, выходы "Данные 2" и "Данные 3" соответственно четвертого и пятого блоков памяти, предназначенных для хранения заранее запрограммированных соответственно известных и искомых детерминированных комбинаций, подключены к одноименным входам структурного анализатора, выход "Тактовые импульсы" которого подключен к одноименным входам четвертого и пятого блоков памяти, выходы "Данные 1 - запись", "Данные 2 - запись" и "Данные 3 - запись" блока отображения и записи данных подключены к одноименным входам соответственно третьего, четвертого и пятого блоков памяти, выход "Адрес 3 - запись" блока отображения и записи данных подключен к одноименному входу пятого блока памяти, выход "Адрес 1, 2 - запись" блока отображения и записи данных подключен к одноименным входам третьего и четвертого блоков памяти, вход "Время" блока отображения и записи данных подключен к одноименному выходу таймера текущих суток, входы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" блока отображения и записи данных подключены к одноименным выходам классификатора, информационный и синхронизирующий входы структурного анализатора являются соответственно информационным и синхронизирующим входами устройства.

2. Устройство по п.1, отличающееся тем, что структурный анализатор состоит из входного регистра, дешифратора, первого, второго и третьего параллельных регистров, счетчика, первого, второго и третьего компараторов, первого и второго элементов И, элемента НЕ, первого и второго элементов ИЛИ, вычислителя хеш-функции, RS-триггера, генератора импульсов, информационный и синхронизирующий вход входного регистра являются соответственно информационным и синхронизирующим входами структурного анализатора, выход входного регистра подключен к информационным входам дешифратора, первого параллельного регистра и вычислителя хеш-функции, выход которого подключен к входу третьего параллельного регистра и является выходом "Адрес" структурного анализатора, выход третьего параллельного регистра является выходом "Адрес неизвестного признака - Адрес НП" структурного анализатора, выход первого параллельного регистра подключен к информационному входу второго параллельного регистра и первым информационным входам второго и третьего компараторов, второй информационный вход второго компаратора является входом "Данные 2" структурного анализатора, выход "Равенство - А=В" второго компаратора подключен к второму входу второго элемента ИЛИ и входу элемента НЕ, выход которого подключен к второму входу первого элемента И, второй информационный вход первого компаратора является входом "Данные 1" структурного анализатора, выход "Равенство - А=В" первого компаратора подключен к первому входу первого элемента И, выход которого подключен к первым входам первого и второго элементов ИЛИ, управляющему входу третьего параллельного регистра и является выходом "Неизвестный признак" структурного анализатора, выход счетчика подключен к первому информационному входу первого компаратора, выход первого элемента ИЛИ подключен к управляющему входу второго параллельного регистра, выход которого является выходом "Детерминированная комбинация" структурного анализатора, второй информационный вход третьего компаратора является входом "Данные 3" структурного анализатора, выход "Равенство - А=В" третьего компаратора подключен к второму входу первого элемента ИЛИ, третьему входу второго элемента ИЛИ и является выходом "Искомый признак" структурного анализатора, выход второго элемента ИЛИ подключен к входу "Установка нуля - Уст.0" RS-триггера, прямой выход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу генератора импульсов, выход второго элемента И подключен к третьим управляющим входам первого, второго и третьего компараторов, информационному входу счетчика и является выходом "Тактовые импульсы" структурного анализатора, выход дешифратора подключен к управляющему входу первого параллельного регистра, входу "Сброс" счетчика, входу "Запуск" вычислителя хеш-функции, входу "Установка единицы - Уст.1" RS-триггера и является информационным выходом структурного анализатора.