Реляторный селектор

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин. Достигаемый технический результат - повышение быстродействия. Реляторный селектор содержит реляторы, каждый из которых содержит компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и размыкающий и замыкающий ключи, все реляторы сгруппированы в V+1 групп так, что (V+1)-я группа содержит V-1 реляторов, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход (V-1)-го релятора (V+1)-й группы является выходом реляторного селектора, при этом (n≠1 есть любое натуральное число, m=0,5(n+1) либо m=0,5n при нечетном либо четном n соответственно), i-я группа содержит m-1 реляторов, причем выход (m-1)-го релятора первой и выходы (m-1)-ых реляторов второй,..., V-й групп соединены соответственно с первым входом первого и вторыми входами первого,..., (V-1)-го реляторов (V+1)-й группы, подключенных входами управления к m-му настроечному входу реляторного селектора. 2 ил.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны реляторные селекторы (см., например, фиг.1 в описании изобретения к патенту РФ 2192045, кл. G 06 G 7/52, 2002 г.), которые обеспечивают выбор из четырех входных аналоговых сигналов х₁,..., x₄ сигнала x^(r) любого заданного ранга r∈{1,..., 4}

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, реляторный селектор (фиг.1 в описании изобретения к патенту РФ 2192044, кл. G 06 G 7/52, 2002 г.), который содержит реляторы и обеспечивает выбор из n входных аналоговых сигналов х₁,..., x_n сигнала x^(r) любого заданного ранга r∈{1,..., n}

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением где τ_P есть время задержки релятора; m=0,5(n+1) (m=0,5n) при нечетном (четном) n, n≠1 - любое натуральное число.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном селекторе, содержащем реляторы, каждый из которых содержит компаратор, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, все реляторы сгруппированы в V+1 групп так, что (V+1)-я группа содержит V-1 реляторов, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход (V-1)-го релятора (V+1)-й группы является выходом реляторного селектора, при этом (n≠1 есть любое натуральное число, m=0,5(n+1) либо m=0,5n при нечетном либо четном n соответственно), особенность заключается в том, что i-я группа содержит m-1 реляторов, причем выход (m-1)-го релятора первой и выходы (m-1)-ых реляторов второй,..., V-й групп соединены соответственно с первым входом первого и вторыми входами первого,..., (V-1)-го реляторов (V+1)-й группы, подключенных входами управления к m-му настроечному входу реляторного селектора, j-й настроечный вход которого образован объединенными входами управления j-ых реляторов первой,..., V-й групп.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного селектора и схема релятора, использованного при построении указанного селектора.

Реляторный селектор содержит реляторы 1₁₁,..., 1_(V+1)(V-1), где n≠1 есть любое натуральное число, m=0,5(n+1) (m=0,5n) при нечетном (четном) n. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 4₁ и 4₂, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 4₁ и 4₂. Все реляторы сгруппированы в V+1 групп так, что i-я и (V+1)-я группы содержат соответственно реляторы 1_i1,..., 1_i(m-1) и 1_(V+1)1,..., 1_(V+1)(V-1), в каждой группе выход предыдущего релятора подключен к первому входу последующего релятора, а выход релятора 1_1(m-1) и выходы реляторов 1_2(m-1),..., 1_V(m-1) соединены соответственно с первым входом релятора 1_(V+1)1 и вторыми входами реляторов 1_(V+1)1,..., 1_(V+1)(V-1), подключенных входами управления к m-му настроечному входу реляторного селектора, выход и j-й настроечный вход которого образованы соответственно выходом релятора 1_(V+1)(V-1) и объединенными входами управления реляторов 1_1j,..., 1_Vj.

Работа предлагаемого реляторного селектора осуществляется следующим образом. На его первом,..., m-ом настроечных входах фиксируются соответственно необходимые управляющие сигналы f₁,..., f_m∈{0,1} (m=0,5(n+1) либо m=0,5n при нечетном либо четном n соответственно, n≠1 - любое натуральное число). Когда n>2, на первый вход релятора 1_i1, вторые входы реляторов 1_i1,..., 1_i(m-1) подается соответственно неповторяющийся набор x_i1,..., х_im входных аналоговых сигналов - напряжений (x_i1,..., х_im∈{х₁,..., x_n}, i1≠...≠im), причем неповторяющиеся наборы x₁₁,..., x_1m-x_V1,..., x_Vm должны быть сформированы с учетом того, что подмножества {x_1u,..., x_1m}-{x_Nu,..., x_Nm} - число сочетаний из n по m+1-u) есть сочетания из n переменных (сигналов) x₁,..., x_n по m+1-u. Примеры упомянутых наборов при n=5 приведены в таблице.

I	xi1	xi2	xi3	i	xi1	xi2	xi3
1	x3	x1	x2	6	x5	x2	x4
2	x4	x1	x3	7	x1	x2	x5
3	x2	x1	x4	8	x5	x3	x4
4	x3	x1	x5	9	x2	x3	x5
5	x4	x2	x3	10	x1	x4	x5

Когда n=2, имеем m=1, V=2 и неповторяющиеся входные аналоговые сигналы х₁₁, х₂₁∈{х₁, x₂} подаются соответственно на первый, второй входы единственного релятора 1₃₁. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, сигнал на выходе предлагаемого реляторного селектора определяется выражением

где символами ∨ и · обозначены соответственно операции max и min (базовые операции бесконечнозначной логики); D() есть оператор замены всех операций max и min соответственно на операции min и max. Логическая формула в k-й сверху строке выражения (1) является при k=n-r+1 частной реализацией поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г. - Л1), которая реализует алгоритм поиска (выбора) элемента х^(r) заданного ранга r∈{1,..., n} в множестве {х₁,..., х_n} Кроме того, из анализа дизъюнктивной и конъюнктивной нормальных форм (см. формулы (2.26) и (2.27) на стр.24 в Л1) поисковой функции следует равенство С учетом указанного, на выходе селектора (фиг.1) окончательно имеем

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный селектор обеспечивает выбор из n входных аналоговых сигналов х₁,..., х_n сигнала х^(r) любого заданного ранга r∈{1,..., n} и обладает более высоким по сравнению с прототипом быстродействием, так как максимальное время задержки распространения сигнала в предлагаемом реляторном селекторе определяется выражением τ=(m+V-2)τ_P, где τ_P есть время задержки релятора; m=0,5(n+1) (m=0,5n) при нечетном (четном) n, n≠1 - любое натуральное число;

Реляторный селектор, содержащий реляторы, каждый из которых содержит компаратор, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, все реляторы сгруппированы в V+1 групп так, что (V+1)-я группа содержит V-1 реляторов, в каждой группе выход предыдущего релятора соединен с первым входом последующего релятора, а выход (V-1)-го релятора (V+1)-й группы является выходом реляторного селектора, при этом

n≠1 есть любое натуральное число, m=0,5(n+1) либо m=0,5n при нечетном либо четном n соответственно,

отличающийся тем, что i-я группа содержит m-1 реляторов, причем выход (m-1)-го релятора первой и выходы (m-1)-ых реляторов второй,..., пятой групп соединены соответственно с первым входом первого и вторыми входами первого,..., (V-1)-го реляторов (V+1)-й группы, подключенных входами управления к m-му настроечному входу реляторного селектора, j-й настроечный вход которого образован объединенными входами управления j-х реляторов первой,..., пятой групп.