Устройство для контроля блока постоянной памяти

 

/ >

i, ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

235IO 8

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 28.Х!1.1967 (Л" 1206829/26-24) с присоединением заявки ¹

Приоритет

Опубликовано 16.1.1969. Бюллетень Л" 5

1(.л. 21ат, 37/02

42m:, 11, 00

Комитет по делам изобретений и открытий при Совете Министров

СССР

МПЕ, G 11Ь

G 061

УДК, 681.327(088.8) Дата опубликования описания ЗХ1.1969

Автор изобретения

Ю. В. Сковородин

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКА ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к области запоминающих устройств.

Известны устройства для контроля блока постоянной памяти с контролем на четность, в которых наблюдаются ограниченное быстродействие из-за значительного времени образования суммы цифр ио mod 2; сложность контрольного оборудования; необходимость выделения дополнительного контрольного разряда.

Предлагаемое устройство для контроля блока отличается тем, что оио содержит регистр параллельного дсиствия со с-IcTtlhlim входами, подключенными к выходным шинам блока, узел установки контрольной суммы и схему сравнения, соединенную с указанным регистром и узлом установки. Это поззоляет упростить устройство и повысить его быстродействие.

На чертеже изобра>кена блок-схема контрольного устройства.

При подаче на вход блока 1 постоянной памяти кода адреса и импульса запроса с выхода считывается и-разрядное число.

Устройство для контроля блока 1 постоянной памяти с контролем на четкость содержит регистр параллельного действия 2 со счетными входами 8, подключенными к выходным шинам блока 1, узел установки контрольной суммы 4 и схему сравнения 5, соединенную с регистром 2 и узлом 4 установки.

Перед считыванием первого числа сигналом

«сброс» все разряды регистра устанавливаются в состояние «О», далее в него записывается первое число, считанное из блока. Едиьпщы второго числа изменяют состояния соответствующих разрядов регистра на противоположные.

После считывания все чисел блока 1 в регистре 2 будет записана поразрядная сумма, которая при приходе сигнала сравнс 1ия сравнивается с контрольной суммой установленной в узле 4 установки. Если суммы совпадают, цикл повторяется, если иет, вырабатывает15 ся сигнал останова.

Описанное контрольное устройство не требует записи в блок 1 дополнительного контрольного разряда и позволяет определить одинарную ошибку, возникающую в одном разря20 де группы чисел и количество ошибок, равное разрядности чисел (по одной в каждом разряде).

Место ошибки находится последовательным изменением диапазона адресов, при этом каж25 дый раз в узле 4 устанавливается своя контрольная сумма. Регистр со счетными входами можно поставить и в блок 1. Для контроля блока памяти следует отключить сигнал

«сброс» регистра, который необходим для ра30 боты блока памяти в вычислительной машине.

235108

Предмет изобретения

Составитель А. А. Соколов

Техред А, А. Камышникова Корректор Л. В. Юшина

Редактор М. Афанасьева

Заказ 729!10 Tllp iK 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, IIp. Ссрова, д. 4

Типография, пр. Сапунова, 2

Устройство для контроля блока постоянной памяти с контролем на четность, от.гичающееся тем, что, с целью упрощения устройства и повышения его быстродействия, оно содержит регистр параллельного действия со счетными входами, подключенными к выходным шинам блока, узел установки контрольной суммы и схему сравнения, соединенную с указанными регистром и узлом установки.