Матричное арифметическое устройство

 

О а.йС:;А.Н И Е

ИЗОБРЕТЕНИЯ

236856

Сок1з Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства М

Кл, 42m1, 7/38

Заявлено 21,1!.1968 (№ 1220063/18-24) с присоединением заявки М.ЧПК С> 06f

УДК 681.325.5(088.8) Приоритет

Опубликовано 03.11.1969. Бюллетень ¹ 7

Дата опубликования огшсания 27Л 1.1969

Комитет по делам изобретеииЯ и открытиЯ при Совете Мииистрое

СССР

Лвторы изобретени11

И. В, Прангишвили и Н. 10. Шаипов

Институт автоматики и телемеханики (технической кибернетики) Заявитель

МАТРИЧНОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Предложение относится к области вычислительной техники.

Известно матричное арифметическое устройство, выполненное Н3 модулях, соединенных каналами связи со своими четырьмя со"едями.

Однако это устройство проводит арифметические операции последовательно поразрядно, что увеличивает время выполнения арифметической операции.

Предлохкенное матричное арифметическое устройство отличается тем, что каждая ячейка матрицы состоит из >7-разрядных сумматоров и одного выходного и-разрядного преобразователя полярности числа, соединенных каскаднопоразрядно, причем каждая из ячеек матрицы связана четырьмя информационными каналами с соседними ячейками и входным каналом с оперативным запоминающим устройством (ОЗУ). Быстродействие при выполпенш1 операшш умножения повышается благодаря введеншо дешифратора умножения-дешифратора постоянного сдвига, выходы которого служат управляющими входами вентилей, связанных с ОЗУ. При операции деления — благодаря наличию дешифратора деления, состоящего из логических комбинационных схем ввода взвешенного делителя и передачи промежуточного результата, соответствующих каждой линейке матрицы, и схемы масштабирования делителя, содержащей схему автоматического сдвига числа, схему определения масштабных коэффициентьв, дешифратор постоянного сдвига, логические ко:: 10lиlационные схемы связ2ньl Одной группой входов с ячейками матрицы, 2 другои группой входов — с выходами дешифратора постоянного сдвига, подклю-1ены такil е Ii CTpОЙCTB I аi3TОIIаrn ICC1 Оr0 C3BIIrа 1110,13, Входами которого служат выходы 11>1еек х12трицы, соединенных, кро:,1е того. со схемой onjp ределения масштабного коэффициента. Выхо,lhI последнего, а также вторая группа выходов логи 1еских комбш1ациоииых схем через выхо iiloll дешифратор образуют выходы, соответствующие результатам делен иц

В пред Ioil cnnoì матричном арифметическом устройстве пог>ышение быстродействия достигается за счет использован11я свойств отрицательной системы счисле11ия. В связи с тем, что 11рп сложе; 1ц двух чисел в системс счисления с основанием 1 — >) перенос из младшего разряд2 в старший I!oc .IT двойственный харакTLp, т. е. единица переноса х10жст быть как субстрактивиой, так и аддитивной, в сумматоре имеют место два типа переноcoh — л бстрактивный и аддитивный.

11а фиг. 1 показаяа пр1шципиальная схема описываемого устройства; иа фиг. 2 — функциональная схема ячейки матрицы; иа фиг. 3— схема дешифратора умножения; на фиг. 4—

30 один из возможны.; вариантов комоииациоииого у»rpnij»TB2 упраилени)! Дслеингм; ня фнг. 5 представлена л гическая схема для передачи

П(ЗОМЕН" (TOЧНЫХ PB3) ËÜTBÒO 11 ВВОДЯ ВЗВЕ!ПСНного делителя; на фиг. () — схема аитоматичсскогo сдвиг2 делителя н на фиг. 7 — схема опрсдсле!п(я масштабного коэффициента. .((ЯТРИс(НОЕ ЯРнфМЕТИЧССКОЕ УСтРОйетВО ВЫпо IHPHo на ячейках 1 (сух/(аторах-вычитатслях), св»занн.;х мегкду собой посредством ключей 2 и 2, которые служат для изменения раз- 10 рядности сумматоров в линейку и могут выбираться координ атным способом.

Сумматор-вычитатсль представляет собой четыре и-разрядных сумматора 8 и один /i.-разp5l7fIBIJI преобразователь 4 полярности числа, 15 госдинеппыс каскадно-поразрядно. и-разрядный сумматор, находяп(ийся в перво(я ряду, !С()сз МИРсlиЛЯIО!ЦИЕ К7!ОЧИ д И б СОЕДИНСП С

О:5, )> (входы 7) и с нижней соседней ячейкой .»итрипы (входы 8). Соответственно входы 9, 20

1(1, !1 сумматоров второго, третьего и четвертого рядов связаны через ключи 2 с левой, правой II верхней соседними ячейками матрицы. 1(нсло с выходя Bepx»ci сумматора как н Jln(рсдс!Вснно, так и через преобразователь 25

ПО, l>lpIIOCТИ lfo(ТМ11с(СТ 112 ICT!>Ip» П.-ряз(75(ДНЬ(Х кл!Очя 12, 18, 14. 15, гоосгистствующих четырем няиряилси(им свяni! с гогедними ячейками. (.хсъ! !! /! -J) JÇ(75J l!J OÃO кл(очс) го:(»Ржи »Iогll!Jûкис. элсз(г!ггы «И» 16 fi «IIE» 17. ЛО () 32JJJlcJIJ((oc 0T значения управляющего гигняля ня Входя; 18 — 21 иолу«aeT«5«JJI(x!n нрямоЙ и;!н ОорятнОЙ по/(ярно»7и.

Располо (e»HO преобразователя полярности не ня входе, ;! ii2 и»ходе ячейки позволяс! 35 ооойтигь одним преобразователем 1 я вгс ч»тырс направления. . дл5! того, чтобы каждая ячейка о (н()родной

Х! 2! j) !fi! I>I OДJIOBPC3(C}IHO XIOI 7 а Hjiff H5ITI> !1!C 72, l! ЯД J OTО рBI II он 2 II ()ОП3ВО JJJT Оп с p(I II J!10 (.70 40 жсн!Пя и;ш BII (итяния, от о;.шой Н,7н нескольких сn(сдннх ячеек, а также числа из ОЗУ нго()xo.tJfxif пять управляющих cJ!J JJ2;!OB, постУl1 210!11,!i . Ii3 5 с !.РОЙства УHP2B 7(HH!i. ДЛ51 В!>1дачи шссл любой полярности к одной и lil нескольким сосед)и/(ячейкам требуются четыре управляющих сигналя, идущих также из устройства управления. Если прин5(ть, что между двумя соседними ячейками матриц(,! одновреxIPIIHn может с>, щестВОвять Toлько Односто- 50 (70ПИЯЯ Си(!ЗЬ> Т() Си ГНЯЛЫ ИЗ Ст(ЭО(Й(стисч (Il j) 2B;ICHli 5I До,(ЖНЫ ПОСТ) 112ТЬ ТОЛЬКО Ня ОДНУ ИЗ двух гвяЗян ных 51 (ес!(, что сокрящя ГT коли IегтВО IJ I(j) O j) 31 2 !III Jf (fFHHI), Н еобх оди мо(1;(/1>ч мнр2В !cFIIf5! КяждоЙ 5(чейкоЙ. Таким Оорязом, и 55 прсдложснпом устройстве обеспечивается треб1 емя5! и pccTpolfl(2 ci)5130 х(сск (у ячеЙкями, чем ocTJll !leòñÿ высшая степень гибкости peHIciJHя иы шслитель iblx задач.

Повып е-life гибкости и точности решения за- 60

Дяч в ряде случаев может быть достигнуTQ за счет изменения (увел(гчения) в машине разрядности сумх(ятора. Предложенная решающая матрица принципиально позволяет по необходимости увели и:ть разрядность сумматора 65 на число, к(!ясное /!.,ь75! этого,чог)ато н!

00 BB> II(FJ lfTJ> 1 и с! Jl/1 !1 б0.1ЫП(гмЛ()! я Торов и нpйк5 п) тс-:м cÎpд!Jненнfl lеl)(;! Кли !il ВГpx и!>(— ходов перенося одного сумматора го вхî72.(1:I переносов другого с умматора.

Таким Образом, каждая ячейка рсl!1210HIPJ!

X!2Tj)lllll, моЖСТ ВЫПОЛПНТЬ OIIC(721(IIII C,(огке(1:(;! или вычитания iiëè и то, и друго. одновременно максимум над четь!ры(я числами, пол,— !

1Я(ощи:(!и ПЗ трсх cocp..f Jilx я !сск 11 i!3 0,), il вы (авять результат в любой полярноггн о цпгй нли всем четырем сосед!ним ячейкам.

Решающая матрица размером )(=//г/. J÷ccf(xIoiKpT одновременно складывать нл:I вычн— татЬ МаКСИМуМ (с=//г/+- 2) (/72 — / ) JJ CCCJ, l:дс

/и — -шсло ячеек в строке, à / — в сто !0!,å.

),л5! вынолпе!(ия оп»ран,и ум !Ожсння чис»л решающую матрицу иеобхо711)fo снабдить гпсцнальньп(дешифратором (см. фпг, 3), осу(цсСТВЛЯIОЩИМ СДВИ! HPOX!ciK) Тос!!(ЫХ РЕ35 ЛЬ(ЯТ()и умножения. На одни зходы 22 дешифраторя подастся множимое, а на другие 2,. 5 — мно.к:1тель. Вь!хо 71>l с 1 2 I(>lol 0 (03 JJQI 0) P 5132 2- (28 дешифрятора подаются на входы ОЗУ сооВСТГТ!3) rOi!rCit Я !ЕЙКИ МЯТРИПЫ. Ta!(Кан HñlÆДЫЙ

НОГ !СД !О и(нй J) 51;t,"(C J!J Jl(J) J) 2 TO ðÿ с, !81!I Я (1 (lJ. l(J30) )(НОЖН \(О(. H(l 0 !JJJ! J)i! J J) 5!Д l! (»/(и;)!(3//

f) 5!;I !in» ГI>(JJ (х (n )! н ОЖ! (Тс, le!! f)il l3! I (I /// — — (/

/7 тО;(;!5! Нх м)(нож ГJJ!!» !JOT()c()>, cт»51 //! =2

HHcсJ(, J(Flil(ii!51 . lа //-Р23 )ЯQIIBI !!1! P/I L»7IJ 1(l

;Jo умножить двя п-разряднь!х и!сла нри няли-!

1!ii и-разр»лных я !еск в матр!!цс, то!ieouxn:r, мо Ilрll п0.5!ощ. электронны.: к/ночей поп2р.in

n() ücäJJíJITü»чейки в p»;!I>l так, чтобы обсьсд.(псины.. (укрупнсппыс) ячейки могли иогпринимать 2 и-раз;)ядных чисел (глои).

Очевидно, Ilpll наличш(!ескольких ндс:l

TJl ll!i>lx. дсшифраторов и cooTBcò»òâólnlllltx. им

4 ЧЯГ I КОВ 312TPJIЧИОГО ПОЛЯ BO31IOH(IIO ПЯРЯЛЛСЛ I,нос >, x! Hoi«Pi!! Ie нескольких пяр чисе7. ((p JIB C)J на гиободньгх участках поля одновременно мОЖПО I!pof13BOÄ (IÒÜ Ollcp21(lll(С.lоженн51 li Выч((гяния как над результатами произведений, тяк и няд другими числами. При достаточном размере пол» можно выполнить за один такт любого вида арифметическую формулу, со tcp)кащую в себе как сложение, вь! и! !Ян!!е, так и умножсппс над любыми и,г JBAIJJ, например ((— - 17. ---- c ) cl- /с+ е1, ((янболее сложной, с то lliJI зрения рсализяцшi, является операция lccfcJI J(s(. - (Л(ор(ггм дг,(еннЯ B ПРинцfrr!e TPeol eT )!HOI OKPBTJIolf H032чи промсгку!о !и!(х операнд, масштабироваш(я и анализа полярности операнд и т. д., что оо ) словлнвает мвслнченне времеlш Выполнения делспия и аппаратурных затрат. Очевидно, за счет усложнения устройства деления 3(ажно сократить время выполнения деления. Минимал(ное время (один такт) деления двух чисел можно полу шть с помощью комбинационнои

23685F) схемы л(лси )я. Тыкая комбииацион)!Яя схема

;(о7>)()f I о(бссис(!! Г) анализ масштабных коэффи)и)(и7ав, азгомати(еское изменение Бсли If!Ill)I э Ги Х 1(03(()((II I IIP! ITOB, 3H 3,7113 нот(11 р!)ОСТ!!

Бс(х опера:)лаз и;(си!ифрацию рсзульта12;(c, I8H HH.

Схема уираз7сH)lÿ деле!шем, изображенная ия ф(г. 4, содержит дешифратор пос7аянного

c:(èfã2 29, логические комбинационные схемы

80 (см. фиг. 5) для ввода взвешенного делителя и передачи промежуточного результата, выходной дешифратор 31, схему 32 определения масипабного коэффициента и схему 88 автоматического сдвига.

При делении ячейки матрицы однородного арифметического устройства настраиваются так, что образуют вертикальные (или горизонтальныс) линеики, изолированные друг от лруга. Каждая линейка связывается в одном направлении с соседней линейкой при помощи одинаковых логических комбинационных схем

80, служащflx для передачи промежуто !Бых результатов из левой линейки в правую. Êpîме того, кажлая линейка через эту же 70I.II»ескую комаинационную (ЛКС) схему связана с комбинационной схемой масштабирования.

Логическая схема 30, наряду с элементами

«И» (84 и 85), <ИЛИ» (3б), «НЕ» (87) содержит устройство 88, сравнивающее полярность чисел (УСП), реализующее функцию неравнозначности и определяющее совпадение полярностей промежуточного делимого н взвешенного (масштабированного) делителя. Количество

УСП каждой линейки определяет возможное количество повторений одного и того жс масштабного коэффициента в процессе деления.

При помощи УСП определяется и выполняется требуемое изменение масштабного коэффициента елителя и передача промежуточного реЯу7bTBTB деления в соответствующую линейку лля выполнения операции деления с другим коэффициентом.

Сигналы от УСП через элемент «ИЛИ» 36 поступают на схему масштабирования с.7åäótoщей линейки, которая форзшрует делитель с соответствующим масштаоом. Если полярность операнд (промежуточного делимого и взвешенного делителя), поступающих ня вход УСП данной линейки. не совпадают, та сигнал от

УСП искеиочает маcøòàбный коэффициент соотвстству(ощей линейки и переключает схему иа выбор cледующей линейки и масштабного коэффициента. Таким образом, в процессе деления автоматически выбираются такие масштабные коэффициенты для делителя, которые обеспсчива!от необходимость всегда только в операциях вычитания между промежуточными делимым,*(и вззешенными делителями. Эта. со своей стороны, Dove,70âëHâBåò лля получения результата деления необходимость выио,7исиия только операции сложения над полученными масштабными коэффициентами. На вхол схемы масштабирования подается делител, Схема определяет все масштабные коэффиц.ситы в зависимости от разрядности делителя.

Ввиду того, что >ае>кду промежуточиы,), Iитl(3)м(! и Б,!Бс)пс;1;)ьl;1;1 li,1:li с 1 I>i;i вьlпа,и(яс Г(. я Ои p 311))я таг(ька Б) 1 !и Гаи ill), тo co (>;(".(ы

>I3 :(Il13О!I )oБЯ1! II>l Бзв(. и)с)1!1)!i,1",, Iil ((,li! иа(Г(и(1!От !13 входы (ООГБсГ 1 Б lаи()!х Г)!)исi !(101)(i

S ирсобра оватсл)1 .1 иол:! рио((.i, (ХСЗIЯ (I BCI)ITBO I I Pol) BH it>f (О(. I О.! Г .)3 (7((.1)1 1

88 автома Гипсi .ога (.(I:.))ГЯ (иг !Ола) Л» I)IT(,гя (см. фиг. 6), г:ie >!) — э )cifcHT «11», 10

«1ПИ»: 41 — «11L;>. 1<а гаряя ос(щсci 117>!с Г

10 сдв,(г числа Б крайнcc лезь; iio toж иис лля выполнения указа:lilol о алгоритмы деления, и из схемы 82 опрсл(лсния вс;ш !!!HI ма(штяаНОГО каэфф:lциент(. (См. фиГ. 7), Гдс 12 — — э;lсме;(т «НЕ», а 18 — — «11», à TBêæc из lешифратора постоянно-о сдвига, àíà;IGI t÷íà00 лсшифP2TOPi У>(НО>КС:(ИЯ, (.О ВХОДЯМИ 1(OTOPOI O (: ОСЛИиены выходы схсмы 80, и выходного лсш:)фратора 31, собира ощсго сигналы с выходя схем

33 и 80.

Предмет изобретения

1. Матрг(шое Bðèôìñòè÷ccêàå устройс Гво, состоящее из ячеек — сумматоров — вычитатслей, с оператив:)ым запом)пающим устройством и устройство>(управления, от.ггг(г(гга!)гееся тем, что, с целью повышения быстродсйств(и(и упрощен!1я (cTpoll" тБя, каждая я-Iplil(3:(IBTpIIцы состоит из и-разрядных суз(мяторов и олио30 го выходного .I- )азрялного прсоарязовятеля полярности числа, соединенных каскадна-поРЯЗРЯдио, п17и<(см кажлаЯ I13 >1<(сск >IBTPH((ht связана с соседи (ми ячейками с помощью четырех инфармацио: I!!i каналов и с оперативным запоминя(ащим устройством с помощью

35 входного канала, 2. Устройства Ilo п. 1, от.гггчсггоцесся тем, чта, с целью повыше(и(я быстродействия при выполнении опер-ции умножения, в него введен дешифратор умно>кения — дешифратор по40 стояниого сдв;(га, выходы которого служат управляющ;(ми входами вентилей, связанны: с оперативным запоминающим устройством.

3. Устройство Но п. 1, от гпчига(пессч тем, 45 I To, с целью повышения быстродейстьия при выполнении операции деления, Б исго Бвсдси .(ешифратор деле!шя, состоящий из логических комбинационных схем ввода взвсшениога делителя li передачи промежуточного резу,ib50 72тя, сооТВсТсТВК lащих 1 .2>клан лине)(ке .((ат:, ииы. il схемы масштабировагц(я лс7итсля, содержащей схему автомати lcского сдвиг3 числа, схему опрелслсния масштабных коэфф!1циснтов, дешифратор постоянно"0 сдвига; ло55 !ические комбинационные схемы связаны адиай группой входов с ячейками матрицы, а дзугой группой входов — c выходами дсшифl ратора постоянного ciHIII а, подк,! о IcH)1 также к устройству (Бтоз!Ят)и (еско! о сдвига шаля, Г>0 Бха 73>IH 1(QToPOI 0 с 7Ужат Вьlхалы H !cñi(11()тРи) ы, саед;шенных, кроме того, с0 схемой опрс:(CHCHHH МЯСШТЯОНОГО 1(03(I(SI»(IICII Ta, H PI! IC:(t

БЫ ХО IЫ ПОС, IЕЕД ICI 0, 2 ТЯК?КС BTOP3H TPVHHB БЬIилов логи<(еск:гх комбинационных схем через б5 гыхолной дешифратор образу;от выход(,(, соответствующие результатам делеьп(я.

236856

Состав;пель И. H. Горелова

Рсиактор Е. А. Кречетова Текред T. П. Курплко Корректор 3. И, Чванкпна

Заказ 1174,17 Тираж 180 Полппсное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете .11инистров СССР

Л1оскпа, 1 It p, tip Ccj)(t33, д. 4

1ииогра(рип, ир. Сапснопа, 2