Устройство селекции меньшего из двух двоичных чисел

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство селекции меньшего из двух двоичных чисел содержит элемент И, 4(n-1) импликаторов и 3(n-2)+1 элементов И. Импликаторы и элементы И сгруппированы в n групп. J-я группа содержит два импликатора и элемент И. М-я группа дополнительно содержит два импликатора и два элемента И. В r-й группе выход i-го импликатора соединен с i-ым входом первого элемента И. В m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+l)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора. В первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И. Выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы. Входы первого элемента И первой группы, неинвертирующие входы импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел. 1 табл., 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства селекции меньшего из двух двоичных чисел (см., например, нижний рис. в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), содержащие импликатор и выполняющие операцию y=min(x₁,x₂) при x₂<x₁, где x₁, x₂∈{0, 1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции меньшего из двух двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции меньшего из двух двоичных чисел (рис.2 на стр.24 в книге Цифровые и аналоговые интегральные микросхемы: Справочник / С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. Под ред. С.В.Якубовского. М.: Радио и связь, 1989 г.), которое содержит элемент И и выполняет операцию y=min(x₁,x₂), где x₁, x₂∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции меньшего из двух двоичных чисел, содержащем элемент И, особенность заключается в том, что в него дополнительно введены 4(n-1) импликаторов и 3(n-2)+1 аналогичных упомянутому элементов И, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я группа содержит два импликатора и элемент И, а m-я группа дополнительно содержит два импликатора и два элемента И, в r-й группе выход i-го импликатора соединен с i-ым входом первого элемента И, в m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+1)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора, в первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И, выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы, а первый, второй входы первого элемента И первой группы, неинвертирующие входы первого, второго импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.

На чертеже представлена схема предлагаемого устройства селекции меньшего из двух двоичных чисел.

Устройство селекции меньшего из двух двоичных чисел содержит 4(n-1) импликаторов 1₁₁, 1₂₁, 1₁₂, ..., 1_4(n-1), 1_1n, 1_2n, элемент И 2₁₁ и 3(n-2)+1 элементов И 2₁₂, ..., 2_3(n-1), 2_1n, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я группа содержит импликаторы 1_1j, 1_2j и элемент 2_1j, а m-я группа дополнительно содержит импликаторы 1_3m, 1_4m и элементы 2_2m, 2_3m, выход импликатора l_ir соединен с i-ым входом элемента 2_1r, выход импликатора 1_im, подключенного инвертирующим входом к первому входу элемента 2_(i+1)m, и выход элемента 2_(i+1)m, подключенного вторым входом к выходу импликатора 1_(3-i)m, соединены соответственно с инвертирующим и неинвертирующим входами импликатора 1_(i+2)m, инвертирующий и неинвертирующий входы импликатора 1₁₁ подключены соответственно к неинвертирующему и инвертирующему входам импликатора 1₂₁, первому и второму входам элемента 2₁₁, выход импликатора 1_i1 и выход импликатора 1_(i+2)m соединены соответственно с инвертирующим входом импликатора 1_i2 и инвертирующим входом импликатора 1_i(m+1), а первый, второй входы элемента 2₁₁, неинвертирующие входы импликаторов 1_1r, 1_2r и выход элемента 2_1j образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.

Работа предлагаемого устройства селекции меньшего из двух двоичных чисел осуществляется следующим образом. На его первый, ..., n-й и (n+1)-й, ..., (2n)-й входы подаются соответственно произвольные двоичные сигналы х_n-1, ..., x₀∈{0,1} и y_n-1, ..., y₀∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа x_n-1...x₀ и y_n-1...y₀ (x_n-1, y_n-1 и x₀, y₀ определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом выходе предлагаемого устройства будет определяться выражением

где

В представленной ниже таблице приведены значения реализуемых выражениями (2), (3) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=2.

Анализ данных, приведенных в таблице, позволяет заключить, что:

1) если z_1(j-2)=z_2(j-2)=1 и x_n-j+1=y_n-j+1, то z_1(j-1)=z_2(j-1)=1;

2) если z_1(j-2))=z_2(j-2)=1 и x_n-j+1<y_n-j+1 (z_1(j-2)=z_2(j-2)=1 и y_n-j+1<x_n-j+1), то z_1(j-1)=1 и z_2(j-1)=0 (z_1(j-1)=0 и z_2(j-1)=1);

3) если z_1(j-2)=1 и z_2(j-2)=0 (z_1(j-2)=0 и z_2(j-2)=1), то z_1(j-1)=1 и z_2(j-1)=0 (z_1(j-1)=0 и z_2(j-1)=1);

4) если x_n-1=y_n-1 или x_n-1<y_n-1 (y_n-1<x_n-1), то соответственно z₁₁=z₂₁=1 или z₁₁=1 и z₂₁=0 (z₁₁=0 и z₂₁=1).

Таким образом, на первом и r-ом выходах предлагаемого устройства согласно (1) соответственно получим

и

где x_n-1...x_n-r+1 и y_n-1...y_n-r+1 - фрагменты n-разрядных двоичных чисел x_n-1...x₀ и y_n-1...y₀. Следовательно, с учетом (4), (5) имеем w_n-1...w₀=min(x_n-1...x₀, y_n-1...y₀), где w_n-1...w₀ - n-разрядное двоичное число, задаваемое двоичными сигналами w₀, ..., w_n-1∈{0, 1} (w_n-1 и w₀ определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Устройство селекции меньшего из двух двоичных чисел, содержащее элемент И, отличающееся тем, что в него дополнительно введены 4(n-1) импликаторов и 3(n-2)+1 аналогичных упомянутому элементов И, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я группа содержит два импликатора и элемент И, а m-я группа дополнительно содержит два импликатора и два элемента И, в r-й группе выход i-го импликатора соединен с i-м входом первого элемента И, в m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+1)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора, в первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И, выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы, а первый, второй входы первого элемента И первой группы, неинвертирующие входы первого, второго импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.