Селективное устройство для определения однофазных замыканий в кабельных линиях
Заявленное изобретение относится к области измерительной техники и может быть использовано для определения кабельного присоединения, в котором произошло однофазное замыкание на землю в разветвленной трехфазной кабельной сети. Технической задачей изобретения является повышение достоверности селективного определения указанного присоединения. Селективное устройство для определения однофазных замыканий в кабельных линиях содержит N измерительных каналов, каждый из которых состоит из последовательно соединенных трансформатора тока нулевой последовательности (ТТНП) и согласующего каскада, подключенного ко входу мультиплексора, АЦП, соединенного со входами двух измерителей, - амплитудного, состоящего из последовательно соединенных АР-фильтра, усредняющего сумматора, блока оперативной памяти, блока выбора максимума, и фазового, состоящего из последовательно соединенных полосового фильтра, фазочувствительного блока, блока оперативной памяти и блока определения номера канала с отличающейся фазой, являющегося выходом фазового измерителя, схему ИЛИ, блок определения номера секции и блок логической обработки, соответствующим образом соединенные между собой. 2 з.п. ф-лы, 10 ил.
Изобретение относится к области измерительной техники и может быть использовано для определения (селекции) кабельного присоединения, в котором произошло однофазное замыкание на землю в разветвленной трехфазной кабельной сети с изолированной или компенсированной нейтралью, может быть использовано для мониторинга состояния кабельной сети крупных электрических подстанций (обычно 6-10 кВ), обеспечивающих энергоснабжение промышленных объектов и жилых массивов.
Известное устройство ИМФ-10 производит анализ только 10 присоединений и использует только один метод селекции.
Известное устройство «Зеро» использует только один метод анализа тока нулевой последовательности, максимальное число контролируемых линий принципиально ограничено.
Известное устройство «Импульс» анализирует только 16 присоединений и использует только один метод анализа тока нулевой последовательности.
Общим недостатком аналогов является неполное использование информации о частотных составляющих и фазах токов в присоединениях.
Наиболее близким является устройство «Селективное устройство для определения однофазных замыканий в кабельных линиях» [3], содержащее последовательно соединенные ТТНП и согласующие каскады, подключенные на входы мультиплексора, АЦП, АР-фильтр, усредняющий сумматор, блок выбора максимума, полосовой фильтр, фазочувствительный блок, умножитель частоты, два блока оперативной памяти, блок определения канала с отличающейся фазой, последовательно соединенные ключевую схему и индикаторный блок, блок управления, реле тока и пороговые элементы, соединенные с ключевой схемой. Недостатком данного аналога является неоднозначность селекции фидера при совмещении результатов амплитудного и фазного измерителей, что приводит к недостоверности результата, а также большое время селекции из-за отсутствия использования номера секции, на которой произошло однофазное замыкание, так как производится анализ всех фидеров подстанции, тогда как достаточно проанализировать только фидеры, относящиеся к данной секции.
Технической задачей является повышение достоверности селективного определения присоединения, в котором произошло однофазное замыкание на землю в кабельной линии, устранение неоднозначности и уменьшение времени селекции.
Для решения технической задачи в устройство, содержащее N измерительных каналов, входы которых являются входами устройства с первого по N-й, каждый канал состоит из последовательно соединенных трансформатора тока нулевой последовательности (ТТНП) и согласующего каскада, подключенного к входу мультиплексора, АЦП, соединенного со входами двух измерителей, - амплитудного, состоящего из последовательно соединенных АР-фильтра, усредняющего сумматора, блока оперативной памяти, блока выбора максимума, и фазового, состоящего из последовательно соединенных полосового фильтра, фазочувствительного блока, второй вход которого соединен с выходом умножителя частоты, вход которого является (N+1)-ым входом устройства, блока оперативной памяти и блока определения номера канала с отличающейся фазой, являющегося выходом фазового измерителя, выход а блока управления соединен со вторыми входами АЦП, АР-фильтра, полосового фильтра и усредняющего сумматора, выход b блока управления соединен с N+1 входом мультиплексора, выход с блока управления соединен со вторыми входами фазочувствительного блока и блоков оперативной памяти, четвертым входом АР-фильтра, выход d блока управления соединен со вторыми входами блока определения номера канала с отличающейся фазой и блока выбора максимума, выход е блока управления соединен с третьим входом АР-фильтра, введены схема ИЛИ, блок определения номера секции и блок логической обработки, причем два выхода блока выбора максимума и первый выход блока определения номера канала с отличающейся фазой соединены с тремя входами блока логической обработки, выход которого и два выхода блока определения номера канала с отличающейся фазой соединены с входом схемы ИЛИ, выход которой подключен к первому входу блока определения номера секции (содержащему схему запуска селекции), выход которого соединен с входом блока управления и со вторым входом индикаторного блока, при этом блок логической обработки содержит две схемы совпадений, схемы ИЛИ-НЕ, две ключевые схемы и индикаторный дешифратор, которые соединены следующим образом: первые входы обеих схем совпадений подключены к фазовому измерителю, вторые входы подсоединены к первому и второму регистру блока выбора максимума, выходы схем совпадений подключены к входу схемы ИЛИ-НЕ и каждая к первому входу своей ключевой схемы, второй вход которых подключен к выходу соответствующего регистра схемы выбора максимума, выходы ключевых схем подсоединены к входу индикаторного дешифратора номера фидера, выход которого подключен к первому входу индикаторного блока; а блок определения номера секции включает в себя генератор тактовых импульсов, счетчик адреса, мультиплексор, пороговое устройство, регистр номера секции и схему запуска селекции, которые соединены следующим образом: генератор тактовых импульсов подключен к счетчику адреса, выход которого соединен с входами регистра номера секции и мультиплексора, входы которого являются (N+2)...(N+2+J)-ми входами устройства, выход мультиплексора соединен с входом порогового устройства, выход которого подключен к второму входу схемы запуска селекции и второму входу регистра номера секции, выход которого подключен к входу схемы управления и второму входу индикаторного блока.
Отличие устройства в построении блока выбора максимума обнаруживается в наличие ключевой схемы, входы которой соединены с выходами блока оперативной памяти, выходы ключевой схемы последовательно соединены со схемами сравнения двух двоичных чисел последовательно с образованием ступеней сравнения, а выход последней схемы сравнения подключен к первому регистру максимума, выход которого подключен к ключевой схеме, второму регистру и блоку логической обработки, выход второго регистра подключен к второму входу блока логической обработки.
Отличие устройства в построении блока управления состоит в том, что он содержит тактовый генератор, три формирователя, два делителя частоты, счетчик адреса, три ПЗУ, схему сравнения, причем тактовый генератор соединен с входом первого формирователя, являющимся а выходом схемы управления, и с первым делителем частоты, выход которого параллельно подключен к счетчику адреса, первому ПЗУ, второму формирователю и второму делителю частоты, выход которого соединен с входом третьего формирователя, выход которого является d выходом блока управления, выход счетчика адреса подключен к схеме сравнения и третьему ПЗУ, выход которого является b выходом блока и подключен ко второму входу первого ПЗУ, выход которого является е выходом блока, входы второго и третьего ПЗУ соединены с выходом блока определения номера секции, выход второго ПЗУ подключен к второму входу схемы сравнения, выход которой соединен со вторым входом счетчика адреса, а выход второго формирователя является с выходом блока управления.
Отличительным признаком предлагаемого устройства является введение блока логической обработки, который соединен с двумя выходами блока выбора максимума и с выходом блока определения номера канала с отличающейся фазой, выход блока логической обработки подключен к первому входу схемы ИЛИ и индикаторному блоку, два других входа схемы ИЛИ соединены с двумя выходами блока определения номера канала с отличающейся фазой, выход схемы ИЛИ подключен к первому входу блока определения номера секции, причем блок логической обработки содержит две схемы совпадений, схемы ИЛИ-НЕ, две ключевые схемы и индикаторный дешифратор, которые соединены следующим образом, первые входы обеих схем совпадений подключены к фазовому измерителю, вторые входы подсоединены к первому и второму регистру блока выбора максимума, выходы схем совпадений подключены к входу схемы ИЛИ-НЕ и каждая к первому входу своей ключевой схемы, второй вход которых подключен к выходу соответствующего регистра схемы выбора максимума, выходы ключевых схем подсоединены к входу индикаторного дешифратора номера фидера, выход которого подключен к первому входу индикаторного блока, а блок определения номера секции включает в себя генератор тактовых импульсов, счетчик адреса, мультиплексор, пороговое устройство, регистр номера секции и схему запуска селекции, которые соединены следующим образом, генератор тактовых импульсов подключен к счетчику адреса, выход которого соединен с входами регистра номера секции и мультиплексора, входы которого являются (N+2)...(N+2+J)-ми входами устройства, выход мультиплексора соединен с входом порогового устройства, выход которого подключен к второму входу схемы запуска селекции и второму входу регистра номера секции, выход которого подключен к входу схемы управления и второму входу индикаторного блока, благодаря чему определяется номер поврежденной секции, на основании этой информации производится анализ только присоединений данной секции. Результаты анализов совмещаются в блоке логической обработки, принимающем окончательное решение о номере поврежденного фидера.
На фиг.1 дана функциональная схема устройства, содержащего N измерительных каналов, входы которых являются входами устройства с первого по N-й, каждый канал состоит из последовательно соединенных ТТНП 1 и согласующего каскада 2, подключенного к входу мультиплексора 3, АЦП 4, соединенного со входами двух измерителей, - амплитудного, состоящего из последовательно соединенных АР-фильтра 11, усредняющего сумматора 12, блока оперативной памяти 13, блока выбора максимума 14, и фазового, состоящего из последовательно соединенных полосового фильтра 14, фазочувствительного блока 15, второй вход которого соединен с выходом умножителя частоты 16, вход которого является (N+1)-ым входом устройства, блока оперативной памяти 17 и блока определения номера канала с отличающейся фазой 18, являющегося выходом фазового измерителя, первый выход блока определения номера канала с отличающейся фазой, являющийся выходом фазового измерителя, и два выхода блока выбора максимума, являющихся выходами амплитудного измерителя, соединены соответственно с тремя входами блока логической обработки 7, первый выход блока логической обработки подсоединен к индикаторному блоку 8, второй выход блока логической обработки соединен со схемой ИЛИ 8, два других входа которой подключены к двум выходам блока определения номера канала с отличающейся фазой 18, выход схемы ИЛИ 9 соединен с первым входом блока определения номера секции 10, другие входы которого являются (N+3)...(N+3+J)-ми входами устройства, а выход соединен с входом блока управления 6 и со вторым входом индикаторного блока 8, выход а блока управления соединен со вторыми входами АЦП 4, АР-фильтра 11, полосового фильтра 14 и усредняющего сумматора 12, выход b блока управления соединен с N+1 входом мультиплексора 3, выход с блока управления соединен со вторыми входами фазочувствительного блока 15 и блоков оперативной памяти 13, 17, N+2 входом мультиплексора 3, четвертым входом АР-фильтра 11, выход d блока управления соединен со вторыми входами блока определения номера канала с отличающейся фазой 18 и блока выбора максимума 5, выход е блока управления соединен с третьим входом АР-фильтра 11; на фиг.2 - структурная схема блока определения номера секции, на фиг.3 - то же блока определения номера канала с отличающейся фазой; фиг.4 - блока выбора максимума; фиг.5 - пример возможной реализации блока выбора максимума двух двоичных чисел; на фиг.6 - структурная схема блока логической обработки; на фиг.7 - то же блока управления; на фиг.8 - то же фазочувствительного блока; на фиг.9 - частотная характеристика АР-фильтра; на фиг.10 - временные диаграммы работы устройства.
Устройство работает следующим образом. При возникновении однофазного замыкания напряжение на измерительном трансформаторе секции увеличивается в 
раза, блок определения номера секции 10 осуществляет постоянное сканирование с помощью последовательно соединенных генератора тактовых импульсов 19, счетчика адреса 20 и мультиплексора 21, выход которого подключен к пороговому устройству 22, а входы являются сигналами измерительных трансформаторов секций. Если пороговое устройство 22 обнаруживает превышение напряжения, то в регистр номера секции 23 записывается номер поврежденной секции и схема запуска селекции 24 осуществляет старт селекции поврежденного фидера на данной секции.
В сети с изолированной нейтралью при однофазном замыкании изменяются емкостные составляющие тока на землю, что приводит к нарушению баланса токов в поврежденной линии [2]. При этом появляется сигнал с выхода ТТНП 1, содержащий гармоники тока сетевой частоты [3, 4]. С ТТНП 1 через согласующие каскады 2 сигналы со всех присоединений поступают на входы мультиплексора 3, который осуществляет последовательное переключение на вход АЦП 4 ограниченных во времени последовательностей данных со всех присоединений. АР-фильтр 11 выделяет частоты 1, 3, 5, 7, 9, 11 и 13 гармоник сетевой частоты (фиг.9).
При расчете фильтра для каждого присоединения можно учесть его индивидуальные параметры с целью адекватного анализа. Усредняющий сумматор 12 выполняет суммирование всей последовательности отсчетов с выхода АР-фильтра, что позволяет судить об уровне гармонических составляющих тока нулевой последовательности в этом присоединении. Эта информация по всем присоединениям хранится в блоке оперативной памяти 13, и с помощью блока выбора максимума 5 определяется два присоединения с максимальным уровнем гармонических составляющих. Сигнал с выхода АЦП 4 также поступает на вход полосового фильтра 14, настроенного на первую гармонику сетевой частоты при отсутствии дугогасящего реактора или любую другую гармонику, например третью, при его наличии. Фазочувствительный блок 15 сопоставляет направление тока в присоединении по сравнению с сигналом 3U0 с внешнего трансформатора. При наличии дугогасящего реактора и работе по l-ой нечетной гармонике тока сигнал ТН 3U0 проходит через умножитель частоты на l 16. Результат записывается в блок оперативной памяти 17. Блок определения канала с отличающейся фазой 18 определяет номер присоединения, в котором направление тока отлично от остальных, что и сигнализирует о наличии однофазного замыкания на землю. Блок логической обработки 7 проверят с помощью схем совпадений 45, 46 соответствие номера поврежденного фидера фазового измерителя одному из максимумов блока выбора максимума 5, если соответствие имеется, то номер поврежденного фидера с помощью ключевых схем 48, 49 выводится на индикаторный дешифратор 50 и далее на индикаторный блок 8, если соответствие не найдено, то через схему ИЛИ-НЕ 47 выдается сигнал на схему ИЛИ 9, куда также заводятся сигналы фазового измерителя «Ошибка фазового измерителя» и «Ложное необнаружение», и далее на схему запуска селекции 24 для перезапуска опроса.
Блок управления 6 (фиг.7) содержит последовательно соединенные тактовый генератор 51 и формирователь 52, последовательно соединенные первый делитель частоты 53 и счетчик адреса 54, первый ПЗУ 55, второй формирователь 56, последовательно включенные второй делитель частоты 57 и третий формирователь 58. Синхроимпульсы с формирователя 52 поступают на АЦП 4, на АР-фильтр 11 и полосовой фильтр 14, усредняющий сумматор 12. Сигнал с первого делителя частоты 53 поступает на счетчик адреса 54, с выхода которого - на второй вход (младшие разряды адресной шины) третьего ПЗУ 61 и на второй вход схемы сравнения 59, на первый вход схемы сравнения 59 вводятся данные из второго ПЗУ 60 (количество фидеров на данной секции), вход которой и первый вход (старшие разряды адреса) третьего ПЗУ 61 соединены с выходом регистра номера секции 23, сигнал с выхода третьего ПЗУ 61 подается на мультиплексор 3 и на первое ПЗУ 55, хранящее коэффициенты АР-фильтра 11 для каждого присоединения. Второй формирователь 56 формирует синхроимпульсы для фазочувствительного блока 15, мультиплексора 3, АР-фильтра 11, двух блоков оперативной памяти 13 и 17. С выхода второго делителя частоты 57 через третий формирователь 58 синхросигнал поступает на блок определения номера канала с отличающейся фазой 18, блок выбора максимума 5.
Блок выбора максимума 5 (фиг.4) состоит из ключевой схемы 36, соединенной с выходом блока оперативной памяти 13, схем 37 выбора максимального числа из двух двоичных чисел X1 и Х2. Пример возможной реализации схемы выбора максимума из двух двоичных чисел приведен на фиг.5. Она содержит цифровой компаратор 40, на входы которого поступает два двоичных числа X1 и Х2 и синхросигнал с выхода d блока управления. В зависимости от их соотношения формируется логическая единица на одном из выходов компаратора. Трем состояниям Х1>Х2, Х1=Х2, Х1<Х2 соответствуют активные выходы на одном из трех выходов цифрового компаратора, два первых выхода которых поступают на схему ИЛИ 41. С выхода схемы ИЛИ сигнал управления (соответствующий состоянию Х1≥Х2) поступает на первый вход первой ключевой схемы 42, на второй вход которой поступает код числа X1, с выхода которой цифровой код числа X1 поступает на вход схемы объединения 44. Схема объединения объединяет выходы первой 42 и второй 43 ключевых схем и представляет собой группу двухвходовых схем ИЛИ, число которых равно числу разрядов объединяемых кодов. В отдельных случаях объединение выходов первой и второй ключевых схем может быть выполнено монтажным способом. Цифровой сигнал с третьего выхода компаратора 40 при условии Х1<Х2 поступает на первый вход второй ключевой схемы 43, на второй вход которой поступает код числа Х2. Если число Х1<Х2, то срабатывает вторая ключевая схема 43 и код числа Х2 через схему объединения 44 поступает для сравнения в следующую ступень сравнения на аналогичную схему выбора максимума 37. После нахождения максимума номер этого фидера записывается в регистр 38 и, с помощью ключевой схемы 36, исключается и ищется второй максимум, а первый максимум проталкивается из регистра 38 в регистр 39. Таким образом находятся два фидера с максимальным уровнем тока нулевой последовательности.
Блок определения номера канала с отличающейся фазой (фиг.3) устроен следующим образом. Данные о направлении тока в присоединениях с выхода блока оперативной памяти 17 записываются в регистр сдвига 25 с прямым и инверсным выходами. Генератор тактовых импульсов 34, синхронизируемый блоком управления, подает импульсы сдвига на регистр сдвига 25. Импульсы сдвига считаются счетчиком 29. Счетчик 27 считает единицы в сдвигаемом коде и при фиксировании наличия в нем двух единиц дает сигнал на сброс счетчика импульсов 29 и переключение первой ключевой схемы 26 с прямого на инверсный выход регистра 25. Если и инверсный код имеет больше одной единицы, то срабатывает второй счетчик 28 и на второй выход блока определения номера канала с отличающейся фазой, соединенный с схемой ИЛИ 9, выдается сигнал, свидетельствующий об ошибке фазового измерителя. Номер присоединения (число импульсов сдвига кода) записывается в регистр 31 при фиксировании второй ключевой схемой 30 единицы на выходе первой ключевой схемы 26. Если счетчик 29 зафиксирует прохождение N тактовых импульсов и триггер 35 зафиксирует наличие хотя бы одной единицы в коде, то третья ключевая схема 32 открывается и передает код номера присоединения из регистра 31 на первый выход блока. Если триггер 35 не зафиксировал в коде ни одной единицы, а счетчик 29 сигнализирует о том, что просмотрен весь код (прохождение N тактовых импульсов), то на выходе схемы И 33, являющемся третьим выходом блока определения номера канала с отличающейся фазой, появляется сигнал, означающий совпадение направления тока во всех присоединениях, т.е. ложное необнаружение. Этот сигнал передается на схему ИЛИ 9.
Фазочувствительный блок устроен следующим образом. В цифровом фазовом детекторе 62 происходит сравнение фазы двух цифровых сигналов, поступающих на его первый (информационный) и второй (опорный) входы с выходов, соответственно, полосового фильтра 14 и умножителя частоты 16. Сигнал с выхода цифрового фазового детектора 62, соответствующий фазовому сдвигу сигналов на его первом и втором входах, поступает на весовой сумматор 63, где происходит его накопление за время, соответствующее времени анализа данного присоединения. С выхода весового сумматора 63 сигнал поступает на пороговое устройство 64. В зависимости от значения входного сигнала на выходе порогового устройства устанавливается логическая единица (если Uвх больше порога П1 либо Uвх меньше порога П2) или логический ноль (если значение Uвх находится между П1 и П2), причем П1 больше П2. Таким образом, сигнал на выходе фазочувствительного блока говорит о совпадении или несовпадении фаз сигналов на его входе. Сигнал с блока управления 6 поступает на третий вход цифрового фазового детектора 62 и на второй вход весового сумматора 63, синхронизируя их работу.
Предлагаемое устройство состоит из известных блоков, следовательно, является возможной его практическая реализация.
Таким образом, предложено устройство, в которое введен дополнительно блок определения номера секции и блок логической обработки. Введение блока логической обработки позволило устранить неоднозначность при совмещении результатов амплитудного и фазового измерителя. Введение блока определения номера секции позволяет ускорить процесс поиска в L раз (L количество секций на подстанции) по сравнению с прототипом и увеличить вероятность правильного обнаружения благодаря уменьшению количества анализируемых фидеров. Выигрыш может увеличиваться на конкретной подстанции в зависимости от ее характеристик.
Библиографический список
1. Кузнецов А.П. Определение мест повреждения на воздушных линиях электропередачи. - М.: Энергоатомиздат, 1989.
2. Шабад М.А. Защита трансформаторов 10 кВ. - М.: Энергоатомиздат, 1980.
3. Селективное устройство для определения однофазных замыканий в кабельных линиях. Патент Российской Федерации №2217769, МКИ5 G01R 31/02, 31/08 на изобретение по заявке №2002108087. Приоритет от 29.03.2002. Зарегистр. 27.11.2003.
4. Васильев А.А. и др. Электрическая часть станций и подстанций. М.: Энергоатомиздат, 1990.
Устройство (фиг.1) содержит:
трансформаторы тока нулевой последовательности 1,
согласующие каскады 2,
мультиплексор 3,
АЦП 4,
блок выбора максимума 5,
блок управления 6,
блок логической обработки 7,
индикаторный блок 8,
схему ИЛИ 9,
блок определения номера секции 10,
АР-фильтр 11,
усредняющий сумматор 12,
первый блок оперативной памяти 13,
полосовой фильтр 14,
фазочувствительный блок 15,
умножитель частоты 16,
второй блок оперативной памяти 17,
блок определение номера канала с отличающейся фазой 18.
Блок определения номера секции (фиг.2) содержит:
генератор тактовых импульсов 19,
счетчик адреса 20,
мультиплексор 21,
пороговое устройство 22,
регистр номера секции 23,
схему запуска селекции 24.
Блок определения номера канала с отличающейся фазой (фиг.3) содержит:
регистр сдвига 25,
первую ключевую схему 26,
первый счетчик до двух 27,
второй счетчик до двух 28,
счетчик до N 29,
вторую ключевую схему 30,
регистр 31,
третью ключевую схему 32,
схему И 33,
генератор тактовых импульсов 34,
триггер 35.
Блок выбора максимума (фиг.4) содержит:
ключевую схему 36,
схемы сравнения двух двоичных чисел 37,
первый регистр 38,
второй регистр 39.
Схема сравнения двух двоичных чисел (фиг.5) содержит:
цифровой компаратор 40,
схему ИЛИ 41,
первую ключевую схему 42,
вторую ключевую схему 43,
схему объединения 44.
Блок логической обработки (фиг.6) содержит:
первую схему совпадения 45,
вторую схему совпадения 46,
схему ИЛИ-НЕ 47,
первую ключевую схему 48,
вторую ключевую схему 49,
индикаторный дешифратор 50.
Блок управления (фиг.7) содержит:
тактовый генератор 51,
первый формирователь 52,
первый делитель частоты 53,
счетчик адреса 54,
первое ПЗУ 55,
второй формирователь 56,
второй делитель частоты 57,
третий формирователь 58,
схему сравнения 59,
второе ПЗУ 60,
третье ПЗУ 61.
Фазочувствительный блок (фиг.8) содержит:
цифровой фазовый детектор 62,
весовой сумматор 63,
пороговое устройство 64.
1. Селективное устройство для определения однофазных замыканий в кабельных линиях, содержащее N измерительных каналов, входы которых являются входами устройства с первого по N-й, каждый канал состоит из последовательно соединенных трансформатора тока нулевой последовательности (ТТНП) и согласующего каскада, подключенного к входу мультиплексора, АЦП, соединенного со входами двух измерителей - амплитудного, состоящего из последовательно соединенных АР-фильтра, усредняющего сумматора, блока оперативной памяти, блока выбора максимума, и фазового, состоящего из последовательно соединенных полосового фильтра, фазочувствительного блока, второй вход которого соединен с выходом умножителя частоты, вход которого является (N+1)-м входом устройства, блока оперативной памяти и блока определения номера канала с отличающейся фазой, являющегося выходом фазового измерителя, выход а блока управления соединен со вторыми входами АЦП, АР-фильтра, полосового фильтра и усредняющего сумматора, выход b блока управления соединен с N+1 входом мультиплексора, выход с блока управления соединен со вторыми входами фазочувствительного блока и блоков оперативной памяти, четвертым входом АР-фильтра, выход d блока управления соединен со вторыми входами блока определения номера канала с отличающейся фазой и блока выбора максимума, выход е блока управления соединен с третьим входом АР-фильтра, отличающееся тем, что введены схема ИЛИ, блок определения номера секции и блок логической обработки, причем два выхода блока выбора максимума и первый выход блока определения номера канала с отличающейся фазой соединены с тремя входами блока логической обработки, выход которого и два выхода блока определения номера канала с отличающейся фазой соединены с входом схемы ИЛИ, выход которой подключен к первому входу блока определения номера секции (содержащему схему запуска селекции), выход которого соединен с входом блока управления и со вторым входом индикаторного блока, при этом блок логической обработки содержит две схемы совпадений, схемы ИЛИ-НЕ, две ключевые схемы и индикаторный дешифратор, которые соединены следующим образом: первые входы обеих схем совпадений подключены к фазовому измерителю, вторые входы подсоединены к первому и второму регистрам блока выбора максимума, выходы схем совпадений подключены к входу схемы ИЛИ-НЕ и каждая к первому входу своей ключевой схемы, второй вход которых подключен к выходу соответствующего регистра схемы выбора максимума, выходы ключевых схем подсоединены к входу индикаторного дешифратора номера фидера, выход которого подключен к первому входу индикаторного блока, а блок определения номера секции включает в себя генератор тактовых импульсов, счетчик адреса, мультиплексор, пороговое устройство, регистр номера секции и схему запуска селекции, которые соединены следующим образом: генератор тактовых импульсов подключен к счетчику адреса, выход которого соединен с входами регистра номера секции и мультиплексора, входы которого являются (N+2)...(N+2+J)-ми входами устройства, выход мультиплексора соединен с входом порогового устройства, выход которого подключен к второму входу схемы запуска селекции и второму входу регистра номера секции, выход которого подключен к входу схемы управления и второму входу индикаторного блока.
2. Устройство по п.1, отличающееся тем, что блок выбора максимума имеет ключевую схему, входы которой соединены с выходами блока оперативной памяти, выходы ключевой схемы соединены со схемами сравнения двух двоичных чисел последовательно с образованием ступеней сравнения, а выход последней схемы сравнения подключен к первому регистру максимума, выход которого подключен к ключевой схеме, второму регистру и блоку логической обработки, выход второго регистра подключен к второму входу блока логической обработки.
3. Устройство по п.1, отличающееся тем, что блок управления содержит тактовый генератор, три формирователя, два делителя частоты, счетчик адреса, три ПЗУ, схему сравнения, причем тактовый генератор соединен с входом первого формирователя, являющийся а выходом схемы управления, и с первым делителем частоты, выход которого параллельно подключен к счетчику адреса, первому ПЗУ, второму формирователю и второму делителю частоты, выход которого соединен с входом третьего формирователя, выход которого является d выходом блока управления, выход счетчика адреса подключен к схеме сравнения и третьему ПЗУ, выход которого является b выходом блока и подключен к второму входу первого ПЗУ, выход которого является е выходом блока, входы второго и третьего ПЗУ соединены с выходом блока определения номера секции, выход второго ПЗУ подключен к второму входу схемы сравнения, выход которой соединен со вторым входом счетчика адреса, а выход второго формирователя является с выходом блока управления.
