Свч ldmos-транзистор

Изобретение относится к электронной полупроводниковой технике. Техническим результатом изобретения является повышение предельно-допустимых значений электрических параметров и режимов эксплуатации СВЧ LDMOS - транзисторов и обеспечение условий для организации рентабельного промышленного выпуска данных изделий. Сущность изобретения: в СВЧ LDMOS - транзисторе, содержащем полупроводниковую подложку с высокоомным и высоколегированным слоями первого типа проводимости, элементарные транзисторные ячейки в высокоомном слое подложки с канальной областью первого типа проводимости, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями второго типа проводимости, подзатворный диэлектрик из термической двуокиси кремния и электрод затвора над канальной областью транзисторных ячеек, термическую двуокись кремния и межслойный диэлектрик над слаболегированной стоковой областью транзисторных ячеек, электроды истока и стока транзисторных ячеек на лицевой стороне подложки, полевые экранирующие электроды в промежутке между электродами стока и затвора, соединенные с одним из торцов электрода истока транзисторных ячеек за пределами электродов затвора, общий электрод истока транзисторной структуры на тыльной стороне подложки, полевые экранирующие электроды транзисторных ячеек выполнены из материала электрода затвора и размещены на границе раздела термическая двуокись кремния - межслойный диэлектрик, причем толщина термической двуокиси кремния над слаболегированной областью стока составляет (1,0-3,5) толщины подзатворного диэлектрика, а граница сопряжения подзатворного диэлектрика и слоя термической двуокиси кремния над слаболегированной стоковой областью расположена под электродом затвора. 1 ил., 2 табл.

 

Изобретение относится к электронной полупроводниковой технике, в частности к конструкциям мощных кремниевых генераторных СВЧ LDMOS (Lateral Diffused Metal Oxide Semiconductor) транзисторов.

Известна конструкция мощного кремниевого n-канального СВЧ LDMOS-транзистора, выбранная в качестве аналога (LDMOS Family. New RF 1GHz LDMOS. - Информационное сообщение фирмы «STMicroelectronics», 2000 г - http://www.st.com/ST/Products Presentation/Discrete/RF/LDMOS), включающая в свой состав: кремниевую p^-p⁺- подложку с верхним высокоомным (р^-) и нижним высоколегированным (р⁺) слоями; элементарные транзисторные ячейки с р-канальной, высоколегированной n⁺- истоковой, высоколегированной n⁺-стоковой и слаболегированной n-стоковой областями в высокоомном слое подложки; идентичный по толщине слой термической двуокиси кремния над р-канальными (подзатворный диэлектрик) и слаболегированными стоковыми n-областями транзисторных ячеек; электроды затвора в виде узких прямоугольных поликремниевых полос, зашунтированных сверху силицидом кобальта (CoSi₂) над подзатворным диэлектриком и р-канальными областями транзисторных ячеек; межслойный диэлектрик из фосфорносиликатного или борофосфорносиликатного стекла над электродами затвора и термической двуокисью кремния, покрывающей слаболегированные стоковые n-области транзисторных ячеек; металлические электроды стока и истока транзисторных ячеек на лицевой стороне подложки; экранирующие электроды на межслойном диэлектрике, простирающиеся над электродами затвора и частично над слаболегированными стоковыми n-областями, конструктивно выполненные как продолжение электродов истока транзисторных ячеек; сквозные диффузионные р⁺-перемычки в высокоомном p^--слое подложки под электродом истока транзисторных ячеек; общий электрод истока транзисторной структуры на тыльной стороне подложки. Введенный в транзисторные ячейки дополнительный полевой экранирующий электрод предназначен для повышения пробивных напряжений стока за счет выравнивания потенциала и снижения максимальной напряженности поля в области отсечки слаболегированного стокового n-слоя и одновременно для уменьшения проходной (сток-затвор) емкости. Однако при этом резко возрастает вероятность появления дополнительных закороток и токов утечки между экранирующим и затворным электродами транзисторных ячеек, что является существенным недостатком данной конструкции.

Известна другая конструкция мощного кремниевого СВЧ LDMOS-транзистора (второй аналог), в которой указанный выше недостаток в значительной степени преодолен за счет того, что полевые экранирующие электроды контактируют только с одним торцом электродов истока за пределами электродов затвора и перекрывают лишь периферийную часть затворных полос (O.Ishikawa, H.Yamada, H.Ecaki. «A 2,45 GHz power LD-MOSFET with reduced source inductance by V-groove connections» - сборник статей «International Electron Devices Meeting», Washington, 1985, December 1-4, p.167-169).

В качестве прототипа выбран мощный кремниевый СВЧ LDMOS-транзистор (Richmond Road «Philips BLF 2022-90 Power MOSFET Structural Analysis» - Suite 500, Ottawa, ONK2H5B7, Canada, June 17, 2004) с идентичным аналогам набором основных конструктивных элементов, в котором поликремниевые электроды затвора транзисторных ячеек зашунтированы сверху металлизационным покрытием на основе золота (материал электродов стока и истока), а полевые экранирующие электроды выполнены из того же металлизационного покрытия и размещены на межслойном диэлектрике из борофосфорно-силикатного стекла над слаболегированной областью стока приблизительно на одинаковом расстоянии от электродов стока и истока. То есть в прототипе экранирующие и затворные электроды полностью не перекрываются друг с другом на всем их протяжении, и поэтому он лишен вышеупомянутого недостатка аналогов. Однако для прототипа и аналогов наиболее серьезной технической проблемой является сложность обеспечения стабильности параметров, обусловленная вероятностью дрейфа ионов щелочных металлов или других нежелательных примесей вдоль границы раздела термическая двуокись кремния - межслойный диэлектрик над слаболегированной областью стока транзисторных ячеек. Для избежания возможности проявления этого негативного эффекта при использовании данных приборов в радиоэлектронной аппаратуре приходится ограничивать их предельно-допустимые значения электрических параметров и режимов эксплуатации (температуры структуры, рассеиваемой мощности, выходной мощности, напряжения питания и т.д.). Этот эффект приводит также к снижению процента выхода годных структур на пластине и годных пластин в партии, повышению себестоимости продукции и, как результат, препятствует организации рентабельного промышленного выпуска данных изделий.

Технический результат настоящего изобретения - повышение предельно-допустимых значений электрических параметров и режимов эксплуатации СВЧ LDMOS-транзисторов и обеспечение условий для организации рентабельного промышленного выпуска данных изделий.

Технический результат достигается тем, что в известной конструкции СВЧ LDMOS-транзистора, содержащей полупроводниковую подложку с высокоомным и высоколегированным слоями первого типа проводимости, элементарные транзисторные ячейки в высокоомном слое подложки с канальной областью первого типа проводимости, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями второго типа проводимости, подзатворный диэлектрик из термической двуокиси кремния и электрод затвора над канальной областью транзисторных ячеек, термическую двуокись кремния и межслойный диэлектрик над слаболегированной стоковой областью транзисторных ячеек, электроды стока и истока транзисторных ячеек на лицевой стороне подложки, полевые экранирующие электроды в промежутке между электродами стока и затвора, соединенные с одним из торцов истока транзисторных ячеек за пределами электродов затвора, общий электрод истока транзисторной структуры на тыльной стороне подложки, полевые экранирующие электроды транзисторных ячеек выполнены из материала электрода затвора и размещены на границе раздела термическая двуокись кремния - межслойный диэлектрик, причем толщина термической двуокиси кремния над слаболегированной областью стока составляет (1,0...3,5) толщины подзатворного диэлектрика, а граница сопряжения подзатворного диэлектрика и слоя термической двуокиси кремния над слаболегированной стоковой областью расположена под электродом затвора.

Сопоставительный анализ с прототипом показывает, что заявляемая конструкция отличается: новым материалом, из которого изготовлены полевые экранирующие электроды транзисторных ячеек; новым местоположением полевых экранирующих электродов в активной области транзисторной структуры; новым, строго регламентируемым соотношением между толщинами подзатворного диэлектрика и термической двуокиси кремния над слаболегированной областью стока транзисторных ячеек; наличием дополнительной границы сопряжения между подзатворным диэлектриком и слоем термической двуокиси кремния над слаболегированной стоковой областью транзисторных ячеек и ее строго регламентированным расположением в активной области транзисторной структуры. Таким образом, заявляемая конструкция соответствует критерию изобретения «новизна».

Выполнение полевых экранирующих электродов из материала электродов затвора (в прототипе и аналогах - из материала электродов стока и истока) позволяет разместить экранирующие электроды не на межслойном диэлектрике (как в прототипе и аналогах), а на границе раздела термическая двуокись кремния - межслойный диэлектрик над слаболегированной областью стока транзисторных ячеек.

Выполнение экранирующих и затворных электродов из одного и того же материала, размещение экранирующих электродов на границе раздела термическая двуокись кремния - межслойный диэлектрик, в совокупности с пассивацией термической двуокиси кремния над слаболегированной стоковой областью фосфорносиликатным стеклом и возможной дополнительной стабилизацией термической двуокиси кремния посредством внедрения в нее низкоэнергетических ионов фосфора или мышьяка, позволяют свести к нулю вероятность дрейфа ионов щелочных металлов или других нежелательных примесей между электродами стока и затвора транзисторных ячеек вдоль границы раздела термическая двуокись кремния - межслойный диэлектрик и избавиться таким образом от основного недостатка прототипа и конструкций-аналогов.

Регламентируемый формулой изобретения диапазон соотношений между толщинами позатворного диэлектрика и термической двуокиси кремния над слаболегированной областью стока транзисторных ячеек, во-первых, обеспечивает возможность проведения эффективной стабилизации указанных слоев термической двуокиси кремния фосфорносиликатным стеклом в едином технологическом процессе и, во-вторых, при частичном выходе электродов затвора на более толстый (в предельном случае до 3,5 раз) по сравнению с подзатворным диэлектриком слой термической двуокиси кремния над слаболегированной стоковой областью транзисторных ячеек позволяет избежать обрывов затворных электродов на ступеньках окисла на границе сопряжения тонкого и толстого диэлектриков. Минимальная толщина термической двуокиси кремния над слаболегированной стоковой областью зависит от ее диэлектрической прочности (10⁶...10⁷ В/см) и должна исключать возможность пробоя диэлектрика под экранирующими электродами при подаче на стоковый переход максимально-допустимого для транзисторной структуры напряжения сток-исток U_{си макс.} Так, при диэлектрической прочности двуокиси кремния Е_SiO2=3·10⁶ В/см и U_{си макс}=80 В минимальная толщина термической двуокиси кремния над слаболегированной стоковой областью d_SiO2 мин должна быть на менее 0,27 мкм. При E_SiO2=8·10⁶ В/см и U_{си макс}=80 В d_{SiO2 мин}≅0,1 мкм и в этом случае термическая двуокись кремния над канальной и слаболегированной стоковой областями транзисторных ячеек может быть сформирована одинаковой по толщине в едином технологическом процессе.

Регламентированное формулой изобретения местоположение границы сопряжения подзатворного диэлектрика со слоем термической двуокиси кремния над слаболегированной областью стока транзисторных ячеек продиктовано тем, чтобы свести к минимуму емкость затвор-сток транзисторной структуры и не ухудшить тем самым ее коэффициент усиления по мощности.

В предлагаемом изобретении новый материал, из которого изготовлены полевые экранирующие электроды транзисторных ячеек, новое местоположение экранирующих электродов в активной области транзисторной структуры, новое соотношение между толщинами подзатворного диэлектрика и термической двуокиси кремния над слаболегированной стоковой областью транзисторных ячеек, строго регламентированное расположение границы сопряжения между подзатворным диэлектриком и слоем термической двуокиси кремния над слаболегированной стоковой областью транзисторных ячеек, обеспечивают возможность создания мощных кремниевых СВЧ LDMOS-транзисторов с идентичными прототипу и аналогам частотными свойствами и энергетическими параметрами (отдаваемой в нагрузку мощностью Р_вых, коэффициентом усиления по мощности К_ур, коэффициентом полезного действия стоковой цепи η_c), но обладающих по сравнению с ними более высокой эксплуатационной надежностью и более высокими предельно-допустимыми значениями электрических параметров и режимов эксплуатации, то есть проявляет новое техническое свойство. Следовательно, заявляемая конструкция соответствует критерию «изобретательский уровень».

Данное изобретение также существенно, так как оно обеспечивает значительный технический эффект, заключающийся в возможности организации устойчивого рентабельного промышленного выпуска мощных кремниевых СВЧ LDMOS-транзисторов с рабочими частотами до 2,0...2,5 ГГц и уровнем отдаваемых в нагрузку мощностей до 100...200 Вт, открывающих новые перспективы в решении важнейших задач комплексной микроминиатюризации радиоэлектронной аппаратуры, улучшении ее технико-экономических и массогабаритных характеристик.

На чертеже изображено поперечное сечение структуры заявляемого СВЧ LDMOS-транзистора согласно изобретению, где введены следующие обозначения:

1 - полупроводниковая подложка;

2 - высокоомный слой подложки;

3 - высоколегированный слой подложки;

4 - высоколегированные истоковые области транзисторных ячеек;

5 - канальные области транзисторных ячеек;

6 - высоколегированные стоковые области транзисторных ячеек;

7 - слаболегированные стоковые области транзисторных ячеек;

8 - сквозные высоколегированные диффузионные перемычки в высокоомном слое подложки;

9 - подзатворный диэлектрик из термической двуокиси кремния;

10 - слой термической двуокиси кремния над слаболегированной областью стока транзисторных ячеек;

11 - электрод истока транзисторных ячеек;

12 - электрод затвора транзисторных ячеек;

13 - полевой экранирующий электрод транзисторных ячеек;

14 - электрод стока транзисторных ячеек;

15 - межслойный диэлектрик из фосфорносиликатного или борофосфорносиликатного стекла;

16 - металлические шины, соединяющие торцевые части экранирующих и истоковых электродов транзисторных ячеек за пределами электродов затвора;

17 - металлические шины, соединяющие электроды затвора транзисторных ячеек в единую систему;

18 - индуцированный канал;

19 - общий электрод истока транзисторной структуры;

20 - граница раздела термическая двуокись кремния - межслойный диэлектрик над слаболегированной областью стока транзисторных ячеек;

21 - граница сопряжения позатворного диэлектрика со слоем термической двуокиси кремния над слаболегированной областью стока транзисторных ячеек.

Пример

Для реализации заявляемой конструкции и прототипа в конкретных изделиях был спроектирован комплект фотошаблонов A3926 и на его основе изготовлены образцы мощных кремниевых генераторных n-канальных СВЧ LDMOS-транзисторов с шагом структуры 38 мкм (в данном случае под шагом структуры подразумевается расстояние между центрами высоколегированных n⁺-истоковых или n⁺-стоковых областей транзисторных ячеек) и длиной индуцированного n-канала L_кан=0,85...0,9 мкм, рассчитанных на работу в диапазоне частот до 2,0...2,5 ГГц в режиме класса АВ в схеме с общим истоком при напряжении питания по стоку U_{c пит}=28...40 В. Те и другие приборы изготавливались одновременно в едином технологическом процессе с использованием в качестве исходного материала кремниевых р^-p⁺-подложек ориентации (100) с верхним высокоомным эпитаксиальным р^--слоем (2) толщиной h_p-=6,5...7,0 мкм и удельным сопротивлением ρ_p-=15...17 Ом·см и нижним высоколегированным p⁺-слоем с h_p+=380...400 мкм и ρ_р+=0,03 Ом·см. Высоколегированные истоковые (4) и стоковые (6) n⁺-области транзисторных ячеек толщиной 0,25...0,4 мкм и 0,8...1,0 мкм создавались внедрением в подложку ионов мышьяка и фосфора, р-канальные области (5) - имплантацией ионов бора, слаболегированные стоковые n^--области (7) толщиной 0,25...0,5 мкм - имплантацией ионов мышьяка и фосфора, высоколегированные сквозные истоковые p⁺-перемычки (8) в высокоомном р^--слое подложки (2) - загонкой бора из твердого источника (нитрида бора) с последующей диффузионной разгонкой примеси в среде азота и кислорода при температуре 1100°С. Подзатворный диэлектрик (9) из термической двуокиси кремния толщиной 0,08...0,15 мкм и слой двуокиси кремния (10) над слаболегированной n^--областью стока элементарных ячеек (7) толщиной 0,15...0,4 мкм (в заявляемом СВЧ LDMOS-транзисторе) формировались посредством термического окисления кремния в среде сухого кислорода и паров воды при Т=975°С с последующей одновременной пассивацией диэлектриков (9) и (10) фосфорносиликатным стеклом (диффузией фосфора из метафосфата алюминия при Т=970°С в среде азота). В прототипе слой двуокиси кремния (10) формировался одновременно с подзатворным диэлектриком (9) и являлся его естественным продолжением. Электроды затвора (12) транзисторных ячеек и экранирующие электроды (13) [в заявляемой конструкции LDMOS-транзистора] в виде узких продольных полос шириной 2,7...3,0 мкм, толщиной 0,2...0,25 мкм и длиной 74 мкм создавались одновременно из предварительно нанесенного на лицевую сторону подложки магнетронного молибдена методом фотолитографии. Электроды затвора (12) в заявляемом LDMOS-транзисторе частично (на 0,4...0,8 мкм) выходили на слой термической двуокиси кремния (10), а граница сопряжения последнего с подзатворным диэлектриком (21) располагалась под электродами затвора (12) и на 0,1...0,3 мкм отстояла от р-канальной области (5) транзисторных ячеек. Экранирующие электроды (13) в заявляемой конструкции размещались на границе раздела (20) термическая двуокись кремния (10) - межслойный диэлектрик (15), причем межслойный диэлектрик (15) толщиной 0,5...0,6 мкм состоял из пиролитической двуокиси кремния и фосфорносиликатного стекла. Электроды истока (11) и стока (14) транзисторных ячеек, шины (16), соединяющие торцы истоковых и экранирующих электродов, соединительные затворные шины (17), соединительные стоковые шины, контактные площадки стока и затвора (на чертеже не показаны), а также экранирующие электроды (13) в прототипе изготавливались одновременно из предварительно нанесенного на лицевую сторону подложки однослойного алюминиевого или трехслойного Ti-Pt-Au покрытия толщиной 1,0...1,5 мкм методом фотолитографии. Экранирующие электроды (13) в прототипе размещались не на границе раздела (20), а на межслойном диэлектрике (15) под верхним защитным диэлектрическим покрытием (на чертеже не показанным). Общий электрод истока транзисторной структуры (19) формировался после утонения кристалла до толщины 120...150 мкм и его напайке на теплоотводящую поверхность металлокерамического корпуса КТ-25 с помощью золотой прокладки толщиной 20 мкм при температуре 400...430°С в среде инертного газа. Канал n-типа проводимости (18) индуцировался на торцах р-канальных областей (5), примыкающих к лицевой поверхности транзисторной структуры, при подаче положительного напряжения на электрод затвора. В заявляемой конструкции и прототипе транзисторная структура размером 1,6 мм × 4,2 мм включала в свой состав 40 пакетов элементарных транзисторных ячеек, разделенных друг от друга толстым (2,0...2,5 мкм) слоем термической двуокиси кремния, 11 стоковых и 10 затворных площадок, размещенных на толстом диэлектрическом покрытии в промежутках между пакетами транзисторных ячеек и предназначенных для присоединения к кристаллу внешних проволочных выводов. Каждый пакет транзисторных ячеек содержал 24 электрода затвора (12), суммарная протяженность которых составляла ˜1780 мкм. Суммарная протяженность электродов затвора всего кристалла (ширина канала) составляла ˜7,2 см.

Электрические параметры изготовленных LDMOS-структур (заявляемая конструкция, прототип) с различным сочетанием толщин термической двуокиси кремния над р-канальными [d_SiO2(p)] и слаболегированными п^--стоковыми [d_SiO2(п-)] областями элементарных транзисторных ячеек, измеренные непосредственно на пластинах, представлены в таблице 1. На LDMOS - структурах до и после воздействия вначале 1-ой (U_си=40 В, U_зи=0, температура окружающей среды Т_окр=150°С, время выдержки t=3 мин), а затем 2-ой (U_си=80 В, U_зи=0, Т_окр=150°С, t=3 мин) ступеней нагрузки, измерялись: пробивное напряжение стокового рп^--перехода (U_{с проб}) при напряжении затвор-исток U_зи=0 по уровню тока стока I_с=3 мА; начальный ток стока (1 с нач) при напряжении сток-исток U_си=40 В и U_зи=0; пороговое напряжение (U_{зи пор}) при напряжении U_си=20 В и I_с=3 мА; остаточное напряжение сток-исток (U_{c ост}) при U_си=20 В и I_c=1 А. Предварительно на пластинах забраковывались все LDMOS - структуры с токами утечки затвора I_{з ут}>10^-8 А, нестабильным затворным узлом (нестабильность оценивалась по сдвигу порогового напряжения при воздействии на структуру тепловых и электрических нагрузок) и значениями параметров U_{c проб}, I _{с нач}, U_{зи пор}, U_{c ост}, отличными от указанных в таблице 1. В процессе испытаний выявлено:

1. При регламентированных формулой изобретения соотношениях толщин d_SiO2(п-)/d_SiO2(p)=1,0...3,5 тестируемые параметры U_{c проб}, I_{c нач}, U_{зи пор}, U_{c ост} заявляемых LDMOS - структур после воздействия двух ступеней нагрузки оставались неизменными.

2. Соотношение толщин d_SiO2(п-)/d_SiO2(p)>3,5 в заявляемой конструкции LDMOS - транзистора не является оптимальным (из-за сложности одновременной пассивации подзатворного диэлектрика и термической двуокиси кремния над слаболегированной стоковой п^--областью транзисторных ячеек фосфорносиликатным стеклом), так как в этом случае после воздействия 1-ой и 2-ой ступеней нагрузки у 8,0...15% тестируемых структур (в таблице 1 помечены *) проявлялась тенденция к 10...15% росту величины U_{c ост} по отношению к исходному значению данного параметра. При этом на некоторых структурах наблюдался обрыв металлизации электродов затвора на ступеньках окисла на границе сопряжения тонкого и толстого слоев термической двуокиси кремния.

3. После воздействия нагрузки у всех тестируемых LDMOS - структур прототипа величина остаточного напряжения сток-исток возрастала минимум на 10...15% по отношению к исходному значению U_{с ост}, а у 15-ти процентов структур после 1-ой ступени нагрузки и 35-ти процентов структур после 2-ой ступени нагрузки (в таблице 1 помечены *) U_{с ост} возросло соответственно в 1,47 и 1,65 раза.

Для проведения дальнейших исследований были отобраны и смонтированы в малогабаритном металлокерамическом корпусе с полосковыми выводами и плоским фланцем типа КТ-25 шестьдесят образцов LDMOS-структур заявляемой конструкции с соотношением толщин термической двуокиси кремния d_SiO2(п-)/d_SiO2(p)=1,0; 2,5; 3,5 (по 20 штук каждого типономинала) и 40 образцов LDMOS-структур прототипа с d_SiO2(p)=d_SiO2(п-)=1000 Å (20 штук) и с d_SiO2(p)=d_SiO(п-)=1500 Å (20 штук), у которых уход величины остаточного напряжения сток-исток после 2-ой ступени нагрузки относительно исходного значения U_{с ост} составил не более 15%. Собранные приборы подвергались воздействию 4-х ступеней нагрузки и непосредственно после каждой из них на приборах измерялись: ток стока I_с при напряжениях U_си=15 В и U_зи=20 В; сопротивление сток-исток в открытом состоянии (R_{си отк}) при напряжениях U_зи=20 В и U_си=1 В; энергетические параметры - выходная мощность Р_вых, коэффициент усиления по мощности К_ур (дБ), коэффициент полезного действия стоковой цепи η_с (%) на частоте f=1000 МГц при напряжении питания U_{с пит}=40 Вт в режиме класса АВ в схеме с общим истоком. Предварительно на приборах измерялось тепловое сопротивление переход - корпус (R_тпк), которое в данном случае равнялось ˜2,3°С/Вт. На каждой ступени нагрузки LDMOS - транзисторы выдерживались в течении t=10 минут при напряжении сток-исток U_си=40 В, температуре корпуса Т_корп=20°С, а ток нагрузки I_сн или эквивалентная ему величина рассеиваемой транзистором мощности Р_расс=U_си·I_сн выбирались такими, чтобы исходя из известного соотношения I_сн=(Т_стр-Т_корп)/U_си·R_тпк температура структуры (кристалла) Т_стр достигала 150°С, 170°С, 190°С и 210°С соответственно на 1-ой, 2-ой, 3-ей и 4-ой ступенях нагрузки.

Из представленных в таблице 2 результатов испытаний можно сделать следующие выводы:

1. В LDMOS-транзисторах заявляемой конструкции тестируемые параметры - I_с, R_{си отк}, Р_вых остаются неизменными после воздействия всех 4-х ступеней нагрузки и поэтому для них в качестве максимально-допустимой вполне может быть принята температура структуры Т_{стр макс}=200°С.

2. В LDMOS-транзисторах прототипа тестируемые параметры - Р_вых, I_с, R_{си отк} начинают деградировать при температуре структуры Т_стр=170°С, а после воздействия 4-ой ступени нагрузки (Т_стр=210°С) эти параметры изменяются относительно своих значений при Т_стр=150°С приблизительно в 1,26...1,31 раза. Поэтому для прототипа в качестве максимально-допустимой может быть принята температура структуры Т_{стр макс}≤150°С.

Коэффициент усиления по мощности (К_ур) и коэффициент полезного действия стоковой цепи (η_с) у тестируемых образцов прототипа и LDMOS - транзисторов заявляемой конструкции были сопоставимыми - К_ур=13...14 дБ, η_с=43...44% (в таблице 2 не указаны).

Технико-экономическая эффективность предложенной конструкции по сравнению с прототипом состоит:

- в возможности повышения предельно-допустимых значений электрических параметров и режимов эксплуатации (температуры структуры, мощности рассеяния, выходной мощности) мощных СВЧ LDMOS-транзисторов;

- в возможности снижения себестоимости и повышения процента выхода годных LDMOS-структур на пластине и, как результат, в обеспечении условий для организации рентабельного промышленного выпуска СВЧ мощных кремниевых LDMOS-транзисторов нового поколения с повышенной эксплуатационной надежностью.

Таблица 1
Тип LDMOS-структуры	dSiO2 (p) Å	dSiO 2(n-) Å	Исходные значения параметров	1-ая ступень нагрузки: Uси=40 В, Uзи=0, Токр=150°С, t=3 мин	2-ая ступень нагрузки: Uси=80 B, Uзи=0, Токр=150°С, t=3 мин
Uc проб, В (Uзи=0, Ic=3 мА)	Iс нач, мА (Uси=40B, Uзи=0)	Uзи пор, В (Uси=20B, Iс=3 мА)	Uc ост, B (Uси=20B, Ic=1 A)	Uc проб, В (Uзи=0, Iс=3 мА)	Ic нач, мА (Uси=40B, Uзи=0)	Uзи пор, В (Uси=20B, Ic=3 мА)	Uc ост, В (Uси=20B, Ic=1 А)	Uc проб, В (Uзи=0, Iс=3 мА)	Ic нач, мА (Uси=40B, Uзи=0)	Uзи пор, В (Uси=20B, Iс=3 МА)	Uс ост, В (Uси=20B, Ic=1 A)
В соответствии с изобретением	1000	2500	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9
	1000	3500	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9
	1000	3700	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,93* (*8%)	89...91	0,1...0,8	2,1...2,3	0,85...0,98* (*12%)
1500	1500	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,85...0,9
Прототип	1000	1000	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,95...1,25* (*15%)	89...91	0,1...0,8	2,1...2,3	0,98...1,4* (*35%)
1500	1500	89...91	0,1...0,8	2,1...2,3	0,85...0,9	89...91	0,1...0,8	2,1...2,3	0,95...1,25* (*15%)	89...91	0,1...0,8	2,1...2,3	0,98...1,4* (*35%)

Таблица 2
Тип прибора	dSiO2 (р) Å	dSiO2 (n-) Å	Tстр=150°C (Ucu=40B; Iсн=1,41 А; Ppac=56,5 Вт; Rтпк=2,3°С/Вт; Tкор=20°C; t=10 мин)	Тстр=170°С (Uси=40 В; Iсн=1,63 А; Ppac=65,2 Вт; Rтпк=2,3°С/Вт; Ткор=20°С; Т=10 мин)	Тстр=190°С (Uси=40 B; Iсн=1,84 А; Ppac=73,9 Вт; Rтпк=2,3°С/Вт; Ткор=20°С; t=10 мин)	Тстр=210°С (Uсн=40 В; Iсн=2,11А; Pрас=82,6 Вт; Rтпк=2,3°С/Вт; Tкор=20°C; t=10 мин)
Ic, A (Uси=15B, Uзи=20 В)	Rси отк, Ом (Uзи=20 В, Uси=1 В)	Рвых, Вт (f=1000 МГц, Ucпит=40B, кл. АВ)	Ic, A (Uси=15B, Uзи=20 В)	Rси отк, Ом (Uзи=20 В, Uси=1 В)	Рвых, Вт (f=1000 МГц Uc пит=40 В, кл. АВ)	Ic, A (Uси=15 В, Uзи=20 В)	Rси отк, Ом (Uзи=20 В, Uси=1 В)	Рвых, Вт (t=1000 МГц, Uc пит=40 В, кл. АВ)	Ic, A (Uси=15 B, Uзи=20 В)	Rси отк, Ом (Uзи=20 В, Uси=1 В)	Рвых, Вт (f=1000 МГц, Uc пит=40 В, кл. АВ)
Заявляемая конструкция	1000	2500	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37
	1000	3500	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37
1500	1500	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37	9,8...10,2	0,8...0,82	36...37
Прототип	1000	1000	9,8...10,2	0,8...0,82	36...37	9,3...9,7	0,83...0,86	34...35	8,9...9,1	0,9...0,93	30...32	7,5...8,0	0,98...1,1	27...29
1500	1500	9,8...10,2	0,8...0,82	36...37	9,3...9,7	0,83...0,86	34...35	8,9...9,1	0,9...0,93	30...32	7,5...8,0	0,98...1,1	27...29

СВЧ LDMOS-транзистор, содержащий полупроводниковую подложку с высокоомным и высоколегированным слоями первого типа проводимости, элементарные транзисторные ячейки в высокоомном слое подложки с канальной областью первого типа проводимости, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями второго типа проводимости, подзатворный диэлектрик из термической двуокиси кремния и электрод затвора над канальной областью транзисторных ячеек, термическую двуокись кремния и межслойный диэлектрик над слаболегированной стоковой областью транзисторных ячеек, электроды истока и стока транзисторных ячеек на лицевой стороне подложки, полевые экранирующие электроды в промежутке между электродами стока и затвора, соединенные с одним из торцов электрода истока транзисторных ячеек за пределами электродов затвора, общий электрод истока транзисторной структуры на тыльной стороне подложки, отличающийся тем, что полевые экранирующие электроды транзисторных ячеек выполнены из материала электрода затвора и размещены на границе раздела термическая двуокись кремния - межслойный диэлектрик, причем толщина термической двуокиси кремния над слаболегированной областью стока составляет 1,0-3,5 толщины подзатворного диэлектрика, а граница сопряжения подзатворного диэлектрика и слоя термической двуокиси кремния над слаболегированной стоковой областью расположена под электродом затвора.