Модуль для организации обмена сообщениями

Изобретение относится к цифровой вычислительной технике и может найти применение при построении средств коммутации многопроцессорных вычислительных и управляющих систем, абонентских систем связи с децентрализованным управлением, распределенных систем сбора информации и информационно-измерительных комплексов. Техническим результатом изобретения является снижение трудоемкости выбора маршрутов сообщений при одновременном сокращении затрат локальной памяти для их хранения. Этот результат достигается использованием правил динамического обхода отказов (названных отклонением, компенсацией и возвратом), позволяющих модифицировать маршруты непосредственно при движении сообщений без предварительного выбора маршрутов обхода отказов. В известный модуль, содержащий с первого по пятый блоки организации очереди сообщений, мультиплексор, блок анализа очередей сообщений, блок анализа ситуаций, блок модификации маршрутных кодов, первый, второй и третий буферные регистры, дешифратор, блок синхронизации, триггер запуска, мультиплексор отказа, демультиплексор, с первого по четвертый коммутаторы, триггер отказа, первый и второй блоки элементов И, с первого по третий элементы ИЛИ, первый и второй элементы И, первый одновибратор, введены с шестого по девятый блоки организации очереди сообщений, с пятого по восьмой коммутаторы, четвертый элемент ИЛИ, третий элемент И, второй одновибратор. 2 з.п. ф-лы, 3 табл., 9 ил.

 

Текст описания приведен в факсимильном виде.

1. Модуль для организации обмена сообщениями, содержащий с первого по пятый блоки организации очереди сообщений, мультиплексор, блок анализа очередей сообщений, блок анализа ситуаций, блок модификации маршрутных кодов, первый, второй и третий буферные регистры, дешифратор, блок синхронизации, триггер запуска, мультиплексор отказа, демультиплексор, с первого по четвертый коммутаторы, триггер отказа, первый и второй блоки элементов И, с первого по третий элементы ИЛИ, первый и второй элементы И, первый одновибратор, причем информационные входы модуля с первого по пятый подключены к информационным входам блоков организации очереди сообщений с первого по пятый соответственно, первые выходы которых соединены с информационными входами мультиплексора с первого по пятый соответственно, вторые выходы блоков организации очереди сообщений с первого по пятый подключены к входам блока анализа очередей сообщений с первого по пятый соответственно, первый выход которого соединен с информационным входом первого буферного регистра, выход которого подключен к адресному входу мультиплексора и к входу дешифратора, выходы с первого по пятый которого соединены с входами опроса блоков организации очереди сообщений с первого по пятый соответственно, входы сдвига которых подключены к первому выходу блока анализа ситуаций, первая группа разрядов выхода мультиплексора соединена с информационным входом второго буферного регистра, выход которого соединен с группой старших разрядов информационного входа первого блока элементов И, выход которого соединен с первым информационным выходом модуля, второй выход блока анализа очередей сообщений подключен к входу установки триггера запуска и к первому входу первого элемента И, выход которого подключен к входу сброса триггера запуска, инверсный выход которого соединен с входом первого одновибратора, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом синхронизации первого буферного регистра, вторая группа разрядов выхода мультиплексора соединена с первым информационным входом первого коммутатора, выход которого соединен с первым информационным входом третьего буферного регистра, первый выход которого подключен к первому входу группы входов блока модификации маршрутных кодов и к первому входу блока анализа ситуаций, второй выход которого соединен с первым входом блока модификации маршрутных кодов, третья группа разрядов выхода мультиплексора соединена с первым информационным входом второго коммутатора, выход которого соединен с вторым информационным входом третьего буферного регистра, четвертая группа разрядов выхода мультиплексора соединена с первым информационным входом третьего коммутатора, выход которого соединен с третьим информационным входом третьего буферного регистра, пятая (одноразрядная) группа разрядов выхода мультиплексора соединена с первым информационным входом четвертого коммутатора, выход второго элемента ИЛИ соединен с управляющим входом мультиплексора отказа, входы с первого по четвертый которого подключены к входам состояния модуля с первого по четвертый соответственно, а выход соединен со вторым входом блока анализа ситуаций, третий и четвертый выходы которого соединены с управляющими входами первого и второго блоков элементов И соответственно, а также с первым и вторым входами третьего элемента ИЛИ соответственно, выход которого подключен к первому входу второго элемента И, выход которого подключен к второму входу первого элемента ИЛИ, первый выход блока синхронизации подключен к входу синхронизации второго буферного регистра, выход которого соединен с первой группой разрядов информационного входа второго блока элементов И, выход которого соединен с информационным входом демультиплексора, выходы с первого по четвертый которого являются информационными выходами модуля со второго по пятый соответственно, вход отказа модуля соединен с входом установки триггера отказа, прямой выход которого подключен к выходам состояния модуля с первого по четвертый, второй выход блока синхронизации подключен к третьему входу блока анализа ситуаций и к второму входу блока модификации маршрутных кодов, с первого по третий выходы группы выходов которого соединены с вторыми информационными входами коммутаторов с первого по третий соответственно, третий выход блока синхронизации подключен к четвертому входу блока анализа ситуаций и к третьему входу блока модификации маршрутных кодов, четвертый выход блока синхронизации подключен к четвертому входу блока модификации маршрутных кодов, первый и второй выходы третьего буферного регистра соединены со второй группой разрядов информационного входа второго блока элементов И, третья группа разрядов информационного входа которого подключена к выходам группы выходов третьего буферного регистра с первого по h-й (где h - предельная длина маршрута обхода отказов), отличающийся тем, что в него дополнительно введены с шестого по девятый блоки организации очереди сообщений, с пятого по восьмой коммутаторы, четвертый элемент ИЛИ, третий элемент И, второй одновибратор, причем информационные входы модуля с шестого по девятый подключены к информационным входам блоков организации очереди сообщений с шестого по девятый соответственно, первые выходы которых соединены с информационными входами мультиплексора с шестого по девятый соответственно, вторые выходы блоков организации очереди сообщений с шестого по девятый подключены к входам блока анализа очередей сообщений с шестого по девятый соответственно, выходы дешифратора с шестого по девятый соединены с входами опроса блоков организации очереди сообщений с шестого по девятый соответственно, входы сдвига которых подключены к первому выходу блока анализа ситуаций, прямой выход триггера запуска соединен с первым входом третьего элемента И, входы с пятого по восьмой мультиплексора отказа подключены к входам состояния модуля с пятого по восьмой соответственно, прямой выход триггера отказа подключен к выходам состояния модуля с пятого по восьмой, четвертый выход блока синхронизации подключен к пятому входу блока анализа ситуаций, первый и второй разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами первого коммутатора соответственно, третий и четвертый разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами второго коммутатора соответственно, пятый и шестой разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами третьего коммутатора соответственно, седьмой и восьмой разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами пятого коммутатора соответственно, девятый и десятый разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами шестого коммутатора соответственно, одиннадцатый и двенадцатый разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами четвертого коммутатора соответственно, тринадцатый и четырнадцатый разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами седьмого коммутатора соответственно, пятнадцатый и шестнадцатый разряды пятого выхода блока анализа ситуаций соединены с первым и вторым управляющими входами восьмого коммутатора соответственно, пятый выход блока синхронизации подключен к вторым входам первого и второго элементов И и к шестому входу блока анализа ситуаций, шестой выход которого соединен с входом второго одновибратора, выход которого соединен с входами сброса второго и третьего буферных регистров, первый выход блока синхронизации подключен к пятому входу блока модификации маршрутных кодов и к первому входу четвертого элемента ИЛИ, второй вход которого подключен к седьмому выходу блока анализа ситуаций, а выход соединен с входом синхронизации третьего буферного регистра, вторая группа разрядов информационного входа второго блока элементов И подключена к выходам третьего буферного регистра с третьего по седьмой, четвертый выход которого также соединен с входами второго элемента ИЛИ, второй выход третьего буферного регистра подключен ко второму входу группы входов блока модификации маршрутных кодов, третий выход третьего буферного регистра подключен к третьему входу группы входов блока модификации маршрутных кодов и к седьмому входу блока анализа ситуаций, восьмой вход которого подключен к четвертому выходу третьего буферного регистра, шестая группа разрядов выхода мультиплексора соединена с первым информационным входом пятого коммутатора, выход которого соединен с четвертым информационным входом третьего буферного регистра, пятый выход которого подключен к четвертому входу группы входов блока модификации маршрутных кодов и к девятому входу блока анализа ситуаций, восьмой выход которого подключен к выходу фатальной ситуации модуля, седьмая группа разрядов выхода мультиплексора соединена с первым информационным входом шестого коммутатора, выход которого соединен с пятым информационным входом третьего буферного регистра, шестой выход которого подключен к пятому входу группы входов блока модификации маршрутных кодов и к десятому входу блока анализа ситуаций, шестой выход которого соединен с младшим разрядом информационного входа первого блока элементов И, выход четвертого коммутатора соединен с шестым информационным входом третьего буферного регистра, седьмой выход которого подключен к шестому входу группы входов блока модификации маршрутных кодов и к одиннадцатому входу блока анализа ситуаций, восьмая группа разрядов выхода мультиплексора соединена с первым информационным входом седьмого коммутатора, выход которого соединен с седьмым информационным входом третьего буферного регистра, с (h+1)-го по (2h)-й выходы группы выходов которого подключены к разрядам двенадцатого входа блока анализа ситуаций с первого по h-й соответственно, девятый выход которого соединен с вторым входом третьего элемента И, выход которого соединен с входом блока синхронизации, девятая группа разрядов выхода мультиплексора соединена с первым информационным входом восьмого коммутатора, выход которого соединен с восьмым информационным входом третьего буферного регистра, с первого по h-й выходы группы выходов третьего буферного регистра соединены с первой по h-ю группами разрядов седьмого входа группы входов блока модификации маршрутных кодов соответственно, с (h+1)-го по (2h)-й выходы группы выходов третьего буферного регистра соединены с первого по h-й разрядами седьмого входа группы входов блока модификации маршрутных кодов соответственно, с четвертого по восьмой выходы группы выходов которого соединены с вторыми информационными входами пятого, шестого, четвертого, седьмого и восьмого коммутаторов соответственно, с первого по h-и разряды первого выхода блока модификации маршрутных кодов подключены к третьей группе разрядов информационного входа второго блока элементов И, второй выход блока модификации маршрутных кодов подключен к адресным входам мультиплексора отказа и демультиплексора, выходы с пятого по восьмой которого являются информационными выходами модуля с шестого по девятый соответственно, третий и четвертый выходы блока модификации маршрутных кодов соединены с тринадцатым и четырнадцатым входами блока анализа ситуаций соответственно, шестой выход которого соединен с младшим разрядом информационного входа второго блока элементов И.

2. Модуль по п.1, отличающийся тем, что блок анализа ситуаций содержит первый и второй регистры, первый и второй дешифраторы, узел постоянной памяти, схему сравнения, с первого по четвертый триггеры, с первого по сороковой элементы И, с первого по четырнадцатый элементы ИЛИ, с первого по четвертый элементы ИЛИ-НЕ, элемент НЕ, с первого по третий одновибраторы, элемент задержки, причем первый вход блока соединен с входом первого дешифратора, первый выход которого подключен к первым входам первого и второго элементов И, вторые входы которых соединены с вторым входом блока, седьмой вход которого подключен к входам первого элемента ИЛИ-НЕ, выход которого подключен к первому входу третьего элемента И, выход которого соединен с третьим выходом блока, восьмой и девятый входы которого подключены к первому и второму входам схемы сравнения соответственно, первый выход которой соединен с первым входом второго элемента ИЛИ-НЕ, выход которого подключен к первому входу четвертого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй выход схемы сравнения соединен с первым входом пятого элемента И, с вторым входом третьего элемента И, с третьим входом второго элемента И и с вторым входом второго элемента ИЛИ-НЕ, выход которого подключен к первому входу шестого элемента И, второй выход схемы сравнения соединен с третьим входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого подключен к входу установки первого триггера, прямой выход которого соединен с четвертым выходом блока, а инверсный выход подключен к первому входу восьмого элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первым входам девятого и десятого элементов И, первый выход первого дешифратора соединен с вторым входом пятого элемента И и с третьим входом третьего элемента И, выход которого подключен к второму входу восьмого элемента И, выход первого элемента ИЛИ-НЕ подключен к третьему входу пятого элемента И, второй выход первого дешифратора соединен с первыми входами одиннадцатого и двенадцатого элементов И, с управляющим входом первого одновибратора и с первым входом тринадцатого элемента И, выход которого подключен к управляющему входу второго одновибратора, выход которого соединен с вторым входом третьего элемента ИЛИ и с первым входом пятого элемента ИЛИ, выход которого подключен к входу сброса второго триггера, инверсный выход которого является девятым выходом блока, второй вход которого подключен к входу второго одновибратора, к второму входу одиннадцатого элемента И, к первому входу четырнадцатого элемента И и к первому входу пятнадцатого элемента И, выход которого соединен с первым входом шестнадцатого элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, третий вход блока соединен с вторым входом шестнадцатого элемента И и с первым входом седьмого элемента ИЛИ, четвертый вход блока подключен к второму входу седьмого элемента И и к входу синхронизации первого регистра, пятый вход блока соединен с вторым входом девятого элемента И, выход которого является первым выходом блока, шестой вход которого соединен с входом сброса третьего триггера и с первым входом семнадцатого элемента И, выход которого подключен к счетному входу первого триггера, прямой выход которого соединен с вторым входом семнадцатого элемента И и с вторым входом четвертого элемента ИЛИ, третий вход которого подключен к выходу восемнадцатого элемента И, третий выход первого дешифратора подключен к второму входу шестого элемента И и к первым входам девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего элементов И, одиннадцатый вход блока соединен с входами третьего элемента ИЛИ-НЕ, выход которого подключен к вторым входам четвертого и девятнадцатого элементов И, к третьему входу шестого элемента И и к первому входу двадцать четвертого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к первому входу двадцать пятого элемента И, двенадцатый вход блока соединен с входами восьмого элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого подключен к второму входу двадцать четвертого элемента И и к первому входу девятого элемента ИЛИ, выход которого соединен с вторым входом двенадцатого элемента И, выход которого подключен к первому входу десятого элемента ИЛИ, выход которого соединен с первыми входами двадцать шестого и двадцать седьмого элементов И и с первым входом восемнадцатого элемента И, выход которого подключен к первому входу двадцать восьмого элемента И, к второму входу десятого элемента И и к первому входу двадцать девятого элемента И, второй вход которого соединен с выходом третьего элемента И, пятый вход блока подключен к третьему входу двадцать девятого элемента И, выход которого через элемент задержки соединен с седьмым выходом блока, шестой вход блока подключен к третьему входу десятого элемента И, выход которого является шестым выходом блока, младшие разряды тринадцатого входа которого подключены к входу второго дешифратора, первый выход которого соединен с первым входом четвертого элемента ИЛИ-НЕ и с первым входом одиннадцатого элемента ИЛИ, второй вход которого подключен к второму выходу второго дешифратора, третий выход которого соединен с вторым входом двадцать второго элемента И, десятый вход блока подключен к второму входу двадцать третьего элемента И, к первому входу тридцатого элемента И и к второму входу восемнадцатого элемента И, старший разряд тринадцатого входа блока соединен с вторым входом двадцать первого элемента И и с вторым входом двадцатого элемента И, выход которого подключен к первому входу двенадцатого элемента ИЛИ, выход восьмого элемента ИЛИ соединен с вторым входом тринадцатого элемента И, выход которого соединен с вторым входом двенадцатого элемента ИЛИ, выход которого подключен к вторым входам двадцать шестого и двадцать седьмого элементов И и к первым входам тридцать первого и тридцать второго элементов И, четвертый вход блока соединен с вторым входом двадцать восьмого элемента И, выход которого подключен к входу установки четвертого триггера, прямой выход которого является восьмым выходом блока, выход восьмого элемента ИЛИ соединен с третьим входом девятнадцатого элемента И, выход которого подключен к первому входу тридцать третьего элемента И, второй вход которого соединен с третьим входом блока, а выход подключен к второму входу шестого элемента ИЛИ, выход которого подключен к счетному входу второго триггера, второй выход первого дешифратора соединен с вторым входом пятнадцатого элемента И, третий вход которого подключен к выходу восьмого элемента ИЛИ, третий выход первого дешифратора соединен с вторым входом двадцать пятого элемента И, выход которого подключен к второму входу десятого элемента ИЛИ, выход которого соединен с вторыми входами тридцатого, тридцать второго элементов И и с вторым входом тридцать первого элемента И, третий вход которого подключен к выходу тринадцатого элемента ИЛИ, первый вход которого соединен с четвертым выходом второго дешифратора, пятый выход которого подключен к первому входу тридцать четвертого элемента И, к второму входу девятого элемента ИЛИ, к первому входу тридцать пятого элемента И и к второму входу четвертого элемента ИЛИ-НЕ, выход которого соединен с третьим входом двадцать шестого элемента И и с третьим входом двадцать седьмого элемента И, пятый выход второго дешифратора подключен к входу первого одновибратора, выход которого соединен с вторым входом пятого элемента ИЛИ и с вторым входом седьмого элемента ИЛИ, выход которого соединен с входом синхронизации второго регистра, третий выход первого дешифратора подключен к второму входу тридцать четвертого элемента И, выход которого соединен с первым входом четырнадцатого элемента ИЛИ, выход которого соединен с входом третьего одновибратора, выход которого подключен к третьему входу пятого элемента ИЛИ и к входу установки третьего триггера, прямой выход которого соединен с первым входом тридцать шестого элемента И и с третьими входами двадцатого и двадцать первого элементов И, четвертый выход первого дешифратора подключен к первому входу тридцать седьмого элемента И и к первому входу тридцать восьмого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, третий вход которого подключен к выходу двадцатого элемента И, младший разряд двенадцатого входа блока соединен с вторым входом тридцать седьмого элемента И и с вторым входом тридцать восьмого элемента И, выход которого подключен к первым входам тридцать девятого и сорокового элементов И, прямой выход второго триггера соединен с вторыми входами четырнадцатого и тридцать шестого элементов И, третьи входы которых подключены к третьему выходу первого дешифратора, шестой выход второго дешифратора соединен с вторым входом тринадцатого элемента ИЛИ, выход которого подключен к второму входу сорокового элемента И, четырнадцатый вход блока соединен с третьими входами двадцать второго, двадцать третьего и тридцать четвертого элементов И, десятый вход блока подключен к четвертому входу двадцать второго элемента И, выход которого соединен с вторым входом четырнадцатого элемента ИЛИ, третий вход которого подключен к выходу двадцать третьего элемента И, четвертый вход которого соединен с седьмым выходом второго дешифратора, восьмой выход которого подключен к третьему входу одиннадцатого элемента ИЛИ, выход которого соединен с вторым входом тридцать девятого элемента И и с третьим входом тридцать второго элемента И, прямой выход второго триггера подключен к второму входу тридцать пятого элемента И, третий вход которого соединен с вторым выходом первого дешифратора, выходы второго, пятого, первого, третьего, одиннадцатого, шестого, тридцать седьмого, двадцатого, двадцать первого, тридцать восьмого, тридцатого, тринадцатого и восемнадцатого элементов И подключены к входам узла постоянной памяти с первого по тринадцатый соответственно, выход которого соединен с информационным входом первого регистра, выход которого является пятым выходом блока, выходы первого, пятого, второго, одиннадцатого, тридцать седьмого, тридцать восьмого, сорокового, тридцать девятого и тридцатого элементов И соединены с первого по девятый разрядами информационного входа второго регистра соответственно, с первого по девятый разряды выхода которого являются с первого по девятый разрядами второго выхода блока соответственно, прямой выход второго триггера подключен к десятому разряду второго выхода блока, выходы тридцать пятого, тридцать шестого и четырнадцатого элементов И являются одиннадцатым, двенадцатым и тринадцатым разрядами второго выхода блока соответственно, выход двадцать шестого элемента И является четырнадцатым разрядом второго выхода блока, выходы тридцать первого, тридцать второго и двадцать седьмого элементов И являются пятнадцатым, шестнадцатым и семнадцатым разрядами второго выхода блока соответственно, выходы двадцатого и двадцать первого элементов И являются восемнадцатым и девятнадцатым разрядами второго выхода блока соответственно.

3. Модуль по п.1, отличающийся тем, что блок модификации маршрутных кодов содержит блок памяти маршрутных кодов, блок синхронизации, с первого по третий счетчики, первый и второй сумматоры, мультиплексор, с первого по третий регистры, дешифратор, с первого по третий коммутаторы, первый и второй триггеры, с первой по третью группы элементов И, первую и вторую группы блоков элементов И, группу элементов ИЛИ, группу блоков элементов ИЛИ, группу элементов НЕ, с первого по двадцать третий элементы И, элемент И-НЕ, с первого по пятнадцатый элементы ИЛИ, элемент ИЛИ-НЕ, с первого по четвертый одновибраторы, причем первый вход группы входов блока модификации маршрутных кодов соединен с информационным входом первого счетчика и с входом дешифратора, первый выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого в объединении с выходами второго, третьего, четвертого и пятого элементов И подключен к входу второго элемента ИЛИ, выход которого соединен с входом синхронизации первого регистра, выход которого является вторым выходом блока модификации маршрутных кодов, второй выход дешифратора соединен с вторым входом первого элемента ИЛИ, с первыми входами шестого элемента И, третьего элемента ИЛИ, седьмого элемента И и с первым входом восьмого элемента И, выход которого подключен к первому входу четвертого элемента ИЛИ, третий выход дешифратора соединен с первым входом девятого элемента И, с управляющим входом первого одновибратора, с первым входом элемента И-НЕ, с вторым входом третьего элемента ИЛИ и с управляющим входом второго одновибратора, выход которого подключен к входу установки первого триггера, информационный вход которого соединен с шиной логического нуля, второй вход группы входов блока модификации маршрутных кодов подключен к первому входу первого сумматора, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого подключен к второму входу группы входов блока модификации маршрутных кодов, четвертый выход дешифратора соединен с первым входом десятого элемента И и с управляющим входом третьего одновибратора, выход которого подключен к первому входу одиннадцатого элемента И, выход которого соединен с входом сброса первого счетчика, выход которого является первым выходом группы выходов блока модификации маршрутных кодов, третий вход группы входов блока модификации маршрутных кодов подключен к адресному входу блока памяти маршрутных кодов, выходы с первого по третий которого являются со второго по четвертый выходами группы выходов блока модификации маршрутных кодов соответственно, четвертый вход группы входов блока модификации маршрутных кодов подключен к информационному входу второго счетчика, выход которого является пятым выходом группы выходов блока модификации маршрутных кодов, пятый вход группы входов блока модификации маршрутных кодов соединен с первым входом двенадцатого элемента И, с вторым входом восьмого элемента И и с вторым входом элемента И-НЕ, выход которого подключен к второму входу четвертого элемента ИЛИ, выход которого соединен с адресным входом мультиплексора, первый и второй информационные входы которого подключены к шине константы «001» и шине константы «111» соответственно, первый разряд первого входа блока модификации маршрутных кодов соединен с первым входом пятого элемента ИЛИ, выход которого соединен с входом режима второго счетчика, второй и третий разряды первого входа блока модификации маршрутных кодов подключены к управляющему входу блока памяти маршрутных кодов и к первому входу шестого элемента ИЛИ соответственно, четвертый разряд первого входа блока модификации маршрутных кодов соединен с первым входом тринадцатого элемента И, выход которого подключен к счетному входу второго триггера, прямой выход которого является четвертым выходом блока модификации маршрутных кодов, пятый разряд первого входа блока модификации маршрутных кодов подключен к второму входу одиннадцатого элемента И и к первому входу четырнадцатого элемента И, выход которого соединен с входом сброса третьего счетчика, шестой разряд первого входа блока модификации маршрутных кодов соединен с первыми входами пятого и пятнадцатого элементов И, с первым входом седьмого элемента ИЛИ и со всеми входами первой группы элементов И, выходы которой подключены к второму входу первого сумматора, третий вход которого соединен с выходом второго регистра, седьмой разряд первого входа блока модификации маршрутных кодов подключен к второму входу пятого элемента ИЛИ, третий вход которого подключен к шестнадцатому разряду первого входа блока модификации маршрутных кодов, а выход соединен с первым входом восьмого элемента ИЛИ, выход которого соединен с первым входом шестнадцатого элемента И, выход которого подключен к счетному входу второго счетчика, восьмой разряд первого входа блока модификации маршрутных кодов соединен с вторым входом восьмого элемента ИЛИ, третий вход которого подключен к пятнадцатому разряду первого входа блока модификации маршрутных кодов, второй вход которого соединен с входами синхронизации первого, второго и третьего счетчиков, с входом третьего одновибратора и с первым входом девятого элемента ИЛИ, выход которого подключен к входу синхронизации второго регистра, выход которого подключен к информационному входу третьего регистра, вход сброса которого соединен с выходом семнадцатого элемента И, девятый разряд первого входа блока модификации маршрутных кодов подключен к второму входу шестого элемента И, к первому входу восемнадцатого элемента И и к второму входу двенадцатого элемента И, выход которого является шестым выходом группы выходов блока модификации маршрутных кодов, третий, четвертый, пятый и девятый разряды первого входа блока модификации маршрутных кодов соединены с соответствующими входами десятого элемента ИЛИ, выход которого подключен к входу режима первого счетчика и к первому входу одиннадцатого элемента ИЛИ, выход которого соединен с первым входом девятнадцатого элемента И, выход которого подключен к первому входу двенадцатого элемента ИЛИ, выход которого подключен к счетному входу первого счетчика, шестой вход группы входов блока модификации маршрутных кодов соединен с информационным входом третьего счетчика, выход которого является седьмым выходом группы выходов блока модификации маршрутных кодов, десятый разряд первого входа блока модификации маршрутных кодов подключен к входам первого и второго одновибраторов, к вторым входам седьмого и девятого элементов И и к входу блока синхронизации, первый выход которого соединен с третьим входом седьмого элемента И и с первым входом второго элемента И, второй вход которого подключен к двенадцатому разряду первого входа блока модификации маршрутных кодов, третий вход которого соединен с вторым входом восемнадцатого элемента И, выход которого подключен к первому входу тринадцатого элемента ИЛИ, выход которого соединен с входом сброса второго регистра, пятый вход блока модификации маршрутных кодов подключен к входу четвертого одновибратора, выход которого соединен с вторым входом первого элемента И и с вторым входом десятого элемента И, выход которого подключен к второму входу девятого элемента ИЛИ, третий и четвертый входы которого соединены с выходом первого одновибратора и с выходом седьмого элемента И соответственно, третий вход блока модификации маршрутных кодов подключен к первым входам семнадцатого и двадцатого элементов И, к вторым входам пятого, тринадцатого, четырнадцатого, шестнадцатого и девятнадцатого элементов И и к первому входу двадцать первого элемента И, выход которого соединен с входом сброса второго триггера, четвертый вход блока модификации маршрутных кодов соединен с первым входом четвертого элемента И и с третьим входом шестого элемента И, выход которого подключен к второму входу двенадцатого элемента ИЛИ, одиннадцатый разряд первого входа блока модификации маршрутных кодов соединен с первым входом третьего элемента И, второй вход которого подключен к второму выходу блока синхронизации, третий выход которого соединен с третьим входом девятого элемента И, выход которого подключен к пятому входу девятого элемента ИЛИ, одиннадцатый, двенадцатый и восемнадцатый разряды первого входа блока модификации маршрутных кодов соединены с вторым, третьим и четвертым входами седьмого элемента ИЛИ соответственно, выход которого подключен ко всем управляющим входам первого коммутатора, выход которого соединен с информационным входом первого регистра, десятый разряд первого входа блока модификации маршрутных кодов подключен ко всем управляющим входам второго коммутатора, первый информационный вход которого соединен с выходом третьего коммутатора, второй выход блока синхронизации подключен к первому входу двадцать второго элемента И, выход которого соединен с входом синхронизации третьего регистра, выход которого подключен к второму информационному входу второго коммутатора, выход которого подключен к информационному входу второго регистра, выход которого соединен с первым входом второго сумматора, второй вход и выход которого подключены к выходу мультиплексора и к третьему информационному входу второго коммутатора соответственно, тринадцатый разряд первого входа блока модификации маршрутных кодов соединен с вторым входом двадцать второго элемента И, выход которого подключен к входу синхронизации первого триггера, прямой выход которого соединен со старшим разрядом третьего выхода блока модификации маршрутных кодов, четырнадцатый и семнадцатый разряды второго входа которого подключены к первому и второму входам четырнадцатого элемента ИЛИ соответственно, выход которого соединен с первым входом двадцать третьего элемента И, выход и второй вход которого подключены к счетному входу третьего счетчика и к третьему входу блока модификации маршрутных кодов соответственно, четырнадцатый разряд второго входа которого соединен с входом режима третьего счетчика, восемнадцатый разряд первого входа блока модификации маршрутных кодов подключен к вторым входам четвертого и семнадцатого элементов И и к первому входу пятнадцатого элемента ИЛИ, выход которого соединен с вторым входом двадцать первого элемента И, девятнадцатый разряд первого входа блока модификации маршрутных кодов подключен к вторым входам одиннадцатого и пятнадцатого элементов ИЛИ и к второму входу двадцатого элемента И, выход которого соединен с вторым входом тринадцатого элемента ИЛИ, третий вход которого соединен с выходом пятнадцатого элемента И, второй вход которого подключен к третьему входу блока модификации маршрутных кодов, с первой по h-ю группы разрядов седьмого входа группы входов которого соединены с информационными входами третьего коммутатора с первого по h-й соответственно и с первыми входами блоков первой группы блоков элементов И с первого по h-й соответственно, выходы которых подключены к первым входам блоков группы блоков элементов ИЛИ с первого по h-й соответственно, выходы которых соединены с первой по h-ю группами разрядов восьмого выхода группы выходов блока модификации маршрутных кодов соответственно, с первого по h-й разряды седьмого входа группы входов блока модификации маршрутных кодов подключены к входам элементов группы элементов НЕ с первого по h-й соответственно, выходы которых соединены с вторыми входами блоков первой группы блоков элементов И с первого по h-й соответственно, выход второго регистра подключен к младшим разрядам третьего выхода блока модификации маршрутных кодов и к первым входам блоков второй группы блоков элементов И с первого по h-й, выходы которых соединены с вторыми входами блоков группы блоков элементов ИЛИ с первого по h-й соответственно, первый разряд седьмого входа группы входов блока модификации маршрутных кодов подключен к второму входу шестого элемента ИЛИ, выход которого соединен с первым разрядом восьмого выхода группы выходов блока модификации маршрутных кодов, с первого по h-й разряды седьмого входа группы входов блока модификации маршрутных кодов подключены к вторым входам блоков второй группы блоков элементов И с первого по h-й соответственно, со второго по h-й разряды седьмого входа группы входов блока модификации маршрутных кодов соединены с второго по h-й разрядами восьмого выхода группы выходов блока модификации маршрутных кодов соответственно и с первыми входами элементов второй группы элементов И с первого по (h-1)-й соответственно, вторые входы которых подключены к четвертому выходу дешифратора, с первого по (h-1)-й разряды седьмого входа группы входов блока модификации маршрутных кодов подключены к первым входам элементов третьей группы элементов И с первого по (h-1)-й соответственно, вторые входы которых соединены с выходом третьего элемента ИЛИ, с первого по h-й разряды седьмого входа группы входов блока модификации маршрутных кодов подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с первым входом (h-1)-го элемента группы элементов ИЛИ, выходы элементов второй группы элементов И со второго по (h-1)-й подключены к первым входам элементов группы элементов ИЛИ с первого по (h-2)-й соответственно, выходы элементов третьей группы элементов И с первого по (h-1)-й соединены с вторыми входами элементов группы элементов ИЛИ с первого по (h-1)-й соответственно, выход первого элемента второй группы элементов И подключен к первому управляющему входу третьего коммутатора и к первому разряду первого выхода блока модификации маршрутных кодов, выходы элементов группы элементов ИЛИ с первого по (h-1)-й соединены с управляющими входами третьего коммутатора со второго по h-й соответственно и со второго по h-й разрядами первого выхода блока модификации маршрутных кодов соответственно.