Способ изготовления свч мощных полевых ldmos транзисторов

Изобретение относится к электронной полупроводниковой технике. Сущность изобретения: в способе изготовления СВЧ мощных полевых LDMOS-транзисторов, включающем формирование первичного защитного покрытия на лицевой стороне исходной кремниевой подложки с верхним высокоомным и нижним высоколегированным слоями первого типа проводимости, вскрытие окон в первичном защитном покрытии, подлегирование вскрытых участков кремния примесью первого типа проводимости, выращивание толстого полевого диэлектрика на подлегированных участках кремния в окнах первичного защитного покрытия термическим окислением кремния, создание в высокоомном слое подложки в промежутках между толстым полевым диэлектриком элементарных транзисторных ячеек со сквозными диффузионными истоковыми перемычками, сформированными посредством внедрения в подложку через предварительно вскрытые в защитном покрытии окна легирующей примеси первого типа проводимости и ее последующего диффузионного перераспределения, формирование соединительных шин и контактных площадок стока и затвора транзисторной структуры на толстом полевом диэлектрике на лицевой стороне подложки и общего электрода истока транзисторной структуры на ее тыльной стороне, перед подлегированием кремния и выращиванием толстого полевого диэлектрика высокоомный слой подложки в окнах первичного защитного покрытия подтравливают на глубину, равную 0,48-0,56 толщины полевого диэлектрика, а перед внедрением легирующей примеси в формируемые истоковые перемычки транзисторных ячеек в высокоомном слое подложки в окнах защитного покрытия вытравливают канавку с наклонными боковыми стенками и плоским дном глубиной 1,5-2,6 мкм. Изобретение обеспечивает улучшение электрических параметров СВЧ мощных кремниевых LDMOS транзисторов и повышение процента выхода годных данных изделий. 5 ил., 2 табл.

 

Изобретение относится к электронной полупроводниковой технике, в частности к методам создания СВЧ (сверхвысокочастотных) мощных кремниевых полевых LDMOS (Lateral Diffused Metal Oxide Semiconductor) транзисторов.

Известен способ изготовления СВЧ мощных полевых LDMOS транзисторов, выбранный в качестве аналога (патент США №6063678 "Fabrication of lateral RF MOS devices with enhanced RF properties", опубликован 16.05.2000 г.), включающий: формирование первичного защитного покрытия из диоксида и нитрида кремния на лицевой стороне исходной кремниевой р^-р⁺-подложки первого типа проводимости; вскрытие окон в первичном защитном покрытии; подлегирование вскрытых участков кремния примесью первого типа проводимости; выращивание толстого полевого диэлектрика на подлегированных участках кремния в окнах первичного защитного покрытия термическим окислением кремния; формирование канальной, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областей в объеме высокоомного слоя подложки и иодзатворного диэлектрика и поликремниевого электрода затвора на его поверхности в промежутке между толстым полевым диэлектриком; вытравливание сквозных V-образных канавок в высокоомном р^--слое подложки в истоковых областях транзисторных ячеек; нанесение металлического покрытия на лицевую сторону подложки и формирование из него методом фотолитографии электродов стока и истока транзисторных ячеек и одновременно с ними соединительных шин и контактных площадок стока и затвора транзисторной структуры (кристалла, чипа); формирование общего электрода истока транзисторной структуры на тыльной стороне подложки.

В изготовленных таким способом приборах электроды истока элементарных ячеек через V-образные канавки замыкаются на нижний высоколегированный слой подложки, а соединительные шины и контактные площадки стока и затвора транзисторной структуры размещаются на полевом диэлектрике, окаймляющем по периферии блоки элементарных транзисторных ячеек. Для уменьшения паразитных емкостей сток-исток и затвор-исток транзисторной структуры и снижения вероятности пробоя полевого диэлектрика при приварке внешних проволочных выводов к контактным площадкам стока и затвора желательно, чтобы полевой диэлектрик был как можно толще. Однако известно, что при термическом окислении кремния рост окисной пленки толщиной d осуществляется за счет слоя кремния толщиной 0,44d, а остальная часть выращенного диоксида кремния толщиной 0,56d возвышается над первоначальной поверхностью кремниевой подложки. Следовательно, даже при d_SiO2=1,2…1,3 мкм диоксид кремния будет возвышаться над поверхностью кремния на d_B=0,68…0,72 мкм и реализовать в промежутке между такими локальными выступающими участками SiO₂ элементы СВЧ LDMOS транзисторных структур с топологическими размерами 0,5…1,0 мкм крайне проблематично.

К другому недостатку способа - аналога следует отнести и сложность формирования сквозных V-образных канавок в высокоомном слое подложки в истоковых областях транзисторных ячеек. Действительно, так как канавки формируются на одной из последних стадий технологического маршрута - перед нанесением металлического покрытия на лицевую сторону подложки, то для их создания могут быть использованы лишь "сухие" методы травления кремния, которые в промышленном производстве нашли крайне ограниченное применение. Попутно здесь возникают и достаточно серьезные проблемы, связанные с удалением остатков фоторезиста со дна канавок после размещения в них истоковых металлических перемычек, которые замыкают электроды истока транзисторных ячеек на нижний высоколегированный слой подложки, выполняющий в транзисторной структуре функции общего электрода истока.

В качестве прототипа выбран способ изготовления СВЧ мощных кремниевых LDMOS транзисторов, описанный в патенте США №6707102 В2 ("Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same", опубликован 16.03.2004 г.), в котором периферийный полевой диэлектрик вокруг блоков ячеек создается идентично способу-аналогу, а роль связующего узла между нижним высоколегированным слоем подложки и электродами истока транзисторных ячеек выполняют не размещенные в канавках металлические шины, а сквозные диффузионные перемычки, создаваемые на начальной стадии технологического маршрута посредством внедрения в высокоомный слой подложки легирующей примеси аналогичного типа проводимости и ее последующего диффузионного перераспределения.

Один из недостатков прототипа, как это уже отмечалось для способа-аналога, связан с ограниченными возможностями в существенном утолщении (>1,5 мкм) периферийного полевого диэлектрика из термической двуокиси кремния.

Второй недостаток способа-прототипа обусловлен необходимостью проведения длительного высокотемпературного процесса диффузионного перераспределения внедренной в формируемые истоковые перемычки транзисторных ячеек легирующей примеси, который обычно сопровождается появлением дополнительных структурных дефектов в кремниевой подложке и приводит в конечном итоге к ухудшению электрических параметров изготовленных приборов и снижению выхода годных изделий.

Технический результат настоящего изобретения - улучшение электрических параметров СВЧ мощных кремниевых полевых LDMOS-транзисторов, увеличение процента выхода годных изделий и, как результат, обеспечение приемлемых условий для организации рентабельного промышленного выпуска приборов данного класса посредством модернизации процессов формирования периферийного полевого диэлектрика и диффузионных истоковых перемычек транзисторных ячеек.

Технический результат достигается тем, что в известном способе изготовления СВЧ мощных полевых LDMOS-транзисторов, включающем формирование первичного защитного покрытия из диоксида и нитрида кремния на лицевой стороне исходной кремниевой подложки с верхним высокоомным и нижним высоколегированным слоями первого типа проводимости, вскрытие окон в первичном защитном покрытии, подлегирование вскрытых участков кремния примесью первого типа проводимости, выращивание толстого полевого диэлектрика на подлегированных участках кремния в окнах первичного защитного покрытия термическим окислением кремния, создание в высокоомном слое подложке в промежутках между толстым полевым диэлектриком элементарных транзисторных ячеек со сквозными диффузионными истоковыми перемычками, сформированными посредством внедрения в подложку через предварительно вскрытые в защитном покрытии окна легирующей примеси первого типа проводимости и ее последующего диффузионного перераспределения, формирование соединительных шин и контактных площадок стока и затвора транзисторной структуры на толстом полевом диэлектрике на лицевой стороне подложки и общего электрода истока транзисторной структуры на ее тыльной стороне, перед подлегированием кремния и выращиванием толстого полевого диэлектрика высокоомный слой подложки в окнах первичного защитного покрытия подтравливают на глубину, равную 0,48…0,56 толщины полевого диэлектрика, а перед внедрением легирующей примеси в формируемые истоковые перемычки транзисторных ячеек в высокоомном слое подложки в окнах защитного покрытия вытравливают канавку с наклонными боковыми стенками и плоским дном глубиной 1,5…2,6 мкм.

Сопоставительный анализ с прототипом показывает, что заявляемый способ отличается наличием новой совокупности и последовательности выполнения технологических операций: подтравливание высокоомного слоя подложки в окнах первичного защитного покрытия на определенную глубину непосредственно перед подлегированием кремния и последующим выращиванием полевого диэлектрика из термической двуокиси кремния на подлегированных участках кремния в окнах первичного защитного покрытия; вытравливание в высокоомном слое подложки в предварительно вскрытых в защитном покрытии окнах канавок определенной геометрической формы и определенной глубины непосредственно перед внедрением легирующей примеси в формируемые истоковые диффузионные перемычки LDMOS транзисторных ячеек. Таким образом, заявляемый способ отвечает критерию изобретения "новизна".

Из приведенных в таблице 1 результатов оценки зависимости положения верхней границы полевого диэлектрика по отношению к уровню первоначальной поверхности кремниевой подложки (d_B) от глубины подтравливания кремния (h_ТР) и толщины выращенного полевого диэлектрика (d) в окнах первичного защитного покрытия следует, что подтравливание кремния в окнах первичного защитного покрытия перед выращиванием в них локального слоя термической двуокиси кремния позволяет:

- увеличить в 1,5…3,0 раза по сравнению с прототипом и способом-аналогом толщину термической двуокиси кремния и разместить при этом практически весь выращенный полевой диэлектрик в объеме высокоомного слоя подложки;

- при оговоренном в формуле изобретения оптимальном соотношении h_ТР=(0,48…0,56)d обеспечить приемлемую для реализации СВЧ мощных полевых LDMOS транзисторов плоскостность (планарность) лицевой поверхности кремниевой подложки (так, выращенный по заявляемому способу термический диоксид кремния толщиной d=3,5…4,0 мкм будет возвышаться над первоначальной поверхностью кремниевой подложки всего на 0,28…0,32 мкм, тогда как в прототипе и способе-аналоге на 1,96…2,24 мкм.

Выход за рамки соотношения h_ТР=(0,48…0,56)d допустим, но нецелесообразен, так как при глубине подтравливания кремния h_ТР<0,48d полевой диэлектрик будет уже заметно возвышаться над уровнем первоначальной поверхности кремниевой подложки, а при h_ТР>0,56d - располагаться ниже указанного уровня, что также нежелательно. Предписываемая при этом формулой изобретения последовательность выполнения операций по подтравливанию и подлегированию кремния в окнах первичного защитного покрытия продиктована тем, чтобы обеспечить присутствие подлегированной прослойки кремния под выращенным диоксидом кремния и избежать тем самым образование утечек в прилегающем к полевому диэлектрику слое кремниевой подложки.

Вытравливание канавок с наклонными боковыми стенками и плоским дном в высокоомном слое подложки в окнах защитного покрытия перед внедрением легирующей примеси в формируемые истоковые перемычки транзисторных ячеек позволяет:

- сократить по сравнению с прототипом продолжительность процесса диффузионной разгонки внедренной в высокоомный слой подложки легирующей примеси и за счет этого уменьшить количество вводимых в исходную подложку дополнительных структурных дефектов;

- использовать для формирования канавок не эксклюзивные "сухие" методы травления кремния, как в способе-аналоге, а более доступные и хорошо отработанные в промышленном производстве технологические процессы, в частности анизотропное травление кремния в щелочных растворах (KOH-ИПС-H₂O и др.);

- при сопоставимых размерах окон, вскрытых в защитном покрытии, реализовать более низкие по сравнению со способом-прототипом значения распределенного сопротивления истоковых диффузионных перемычек транзисторных ячеек;

- упростить по сравнению со способом-аналогом процесс удаления остатков фоторезиста с дна канавок;

- разместить высоколегированные области истока и электроды истока транзисторных ячеек не только на горизонтальной поверхности подложки, как в способе-прототипе, но частично и на наклонных стенках канавок и уменьшить тем самым размеры элементарных транзисторных ячеек, а следовательно повысить плотность их компоновки в активной области транзисторной структуры;

- исключить обрыв истоковой металлизации элементарных ячеек на границе сопряжения горизонтальной и наклонной поверхности подложки.

Оговоренный в формуле изобретения диапазон глубин вытравленных канавок 1,5…2,6 мкм является наиболее оптимальным, так как при мéньших глубинах канавок существенно возрастает продолжительность процесса диффузионной разгонки внедренной в подложку легирующей примеси, а при бóльших глубинах возникают трудности с удалением остатков фоторезиста со дна канавок при выполнении всех последующих фотолитографических обработок. Последняя проблема существенно упрощается при формировании канавок с более пологими боковыми стенками и с расширенным плоским дном.

В предлагаемом изобретении совокупность и последовательность выполнения новых технологических операций обеспечивает возможность создания СВЧ мощных кремниевых полевых LDMOS транзисторов с улучшенными по сравнению с прототипом электрическими и эксплуатационными параметрами, то есть проявляет новое техническое свойство. Следовательно заявляемый способ соответствует критерию "изобретательский уровень".

Данное изобретение также существенно, так как оно обеспечивает значительный технический эффект, заключающийся:

- в возможности улучшения электрических параметров и расширения функциональных возможностей серийно выпускаемых СВЧ LDMOS транзисторов посредством доработки базового технологического процесса их изготовления;

- в возможности повышения процента выхода годных и организации рентабельного промышленного выпуска СВЧ мощных кремниевых LDMOS транзисторов нового поколения и создание на их основе радиоэлектронной аппаратуры, отвечающей современным и перспективным требованиям по энергопотреблению, массогабаритным показателям, надежности и сроку службы.

На фигурах 1, 2, 3, 4, 5 изображены основные этапы изготовления СВЧ мощных кремниевых полевых LDMOS транзисторов с n-каналом согласно изобретению, где введены следующие обозначения:

1 - исходная кремниевая р^-p⁺-подложка с нижним высоколегированным и верхним высокоомным слоями;

2 - первичное защитное покрытие из диоксида и нитрида кремния на лицевой стороне подложки;

2' - вскрытые окна в первичном защитном покрытии;

3 - вытравленные канавки в высокоомном слое подложки в окнах первичного защитного покрытия;

4, 4' - подлегированные р⁺-участки кремния, сформированные в высокоомном слое подложки в окнах первичного защитного покрытия соответственно до и после выращивания полевого диэлектрика;

5 - периферийный полевой диэлектрик, выращенный на подлегированных р⁺-участках кремния в окнах первичного защитного покрытия термическим окислением кремния;

6 - вторичное защитное покрытие на лицевой стороне подложки;

7 - окна, вскрытые в защитном покрытии 6 в промежутках между периферийным полевым диэлектриком 5;

7' - канавки с наклонными боковыми стенками и плоским дном, сформированные в высокоомном слое подложки в окнах 7 защитного покрытия;

8, 8' - диффузионные истоковые р⁺-перемычки транзисторных ячеек, сформированные в высокоомном слое подложки в окнах 7 защитного покрытия соответственно после внедрения в подложку легирующей примеси и последующего диффузионного перераспределения внедренной примеси;

9 - слаболегированные n^--области стока транзисторных ячеек;

10 - р-канальные области транзисторных ячеек;

11 - высоколегированные n⁺-области стока транзисторных ячеек;

12 - высоколегированные n⁺-области истока транзисторных ячеек;

13 - подзатворный диэлектрик;

14 - электроды затвора транзисторных ячеек;

15 - межслойный диэлектрик;

16 - электроды истока транзисторных ячеек;

17 - электроды стока транзисторных ячеек;

18 - соединительные стоковые шины транзисторной структуры;

19 - соединительные затворные шины транзисторной структуры;

20 - общий электрод истока транзисторной структуры;

21- индуцированный n-канал.

Пример

Используя исходные кремниевые р^-p⁺-подложки, ориентированные по плоскости (100), с толщиной и удельным сопротивлением верхнего эпитаксиального р^--слоя 6,0…6,5 мкм и 9,0…9,5 Ом·см и специально разработанный комплект фотошаблонов, были изготовлены образцы LDMOS транзисторных структур по заявляемому способу с длиной индуцированного n-канала 0,85…0,95 мкм, положенные в основу мощных кремниевых СВЧ LDMOS-транзисторов, рассчитанных на работу в диапазоне частот до 1,5…2,0 ГТц в режиме класса АВ при напряжении питания по стоку U_{c пит}=26…32 В. Каждая транзисторная структура размером 1,6 мм×4,2 мм включала в свой состав 40 блоков элементарных транзисторных ячеек (24 ячейки в каждом блоке) с суммарной протяженностью (шириной) канала W≈8 см, окруженных по периферии толстым слоем термической двуокиси кремния (полевой диэлектрик), 11 стоковых и 10 затворных контактных площадок, размещенных на толстом полевом диэлектрике в промежутках между блоками транзисторных ячеек и предназначенных для присоединения к транзисторной структуре (кристаллу, чипу) внешних проволочных (Al, Au) выводов. Способ осуществляют следующим образом. На лицевой стороне исходной кремниевой р^-р⁺-подложки (1) с ориентацией кристаллографических осей по плоскости (100), состоящей из нижнего высоколегированного p⁺-слоя с удельным сопротивлением ρ_р+=0,03…0,005 Ом·см и верхнего эпитаксиального р^--слоя с ρ_р-=5…11 Ом·см и толщиной 4,0…6,5 мкм, формируют первичное защитное покрытие (2) из слоя диоксида кремния толщиной 0,03…0,1 мкм и слоя нитрида кремния толщиной 0,15…0,25 мкм, методом фотолитографии вскрывают сквозные окна (2') в первичном защитном покрытии (2), подтравливают кремний в окнах (2') первичного защитного покрытия на глубину h_ТР=(0,48…0,56)d и формируют таким образом канавки (3) в высокоомном слое подложки, подлегируют приповерхностный слой кремния (4) бором - фиг.1 и выращивают на подлегированных р⁺-участках кремния (4, 4') полевой диэлектрик (5) из термической двуокиси кремния толщиной d - фиг.2. Затем удаляют первичное защитное покрытие (2) с лицевой поверхности подложки, формируют на его месте вторичное защитное покрытие (6) из термической и пиролитической двуокиси кремния толщиной 0,15…0,4 мкм, методом фотолитографии вскрывают окна (7) в защитном покрытии (6) в промежутках между периферийным полевым диэлектриком (5), анизотропным травлением кремния в щелочном растворе КОН-ИПС(изопропиловый спирт)-H₂O вытравливают в высокоомном слое подложки в окнах (7) трапецеидальные канавки (7') с наклонными боковыми стенками и плоским дном глубиной 1,5…2,6 мкм, при Т=1100°С диффузией из твердого источника - нитрида бора в среде N₂+O₂ в течение 20…60 минут создают в канавках (7') высоколегированный приповерхностный р⁺⁺-слой (8) - фиг.3, и последующим диффузионным перераспределением внедренной примеси при температуре Т=1100…1200°С в среде N₂+О₃ формируют высоколегированные истоковые p⁺-перемычки транзисторных ячеек (8') - фиг.4. Далее имплантацией в подложку ионов фосфора или мышьяка образуют слаболегированные n^--области стока (9) транзисторных ячеек толщиной 0,15…0,5 мкм, имплантацией ионов бора и последующей диффузионной разгонкой внедренной примеси при Т=1100°С в среде N₂+O₂ в течение 20…40 минут создают р-канальные области (10) транзисторных ячеек глубиной 0,7…1,1 мкм, имплантацией ионов мышьяка формируют высоколегированные n⁺-области стока (11) и истока (12) транзисторных ячеек толщиной 0,2…0,4 мкм, термическим окислением кремния выращивают подзатворный диэлектрик (13) транзисторных ячеек толщиной 700…1000 Å на лицевой стороне подложки, покрывают подзатворный диэлектрик слоем магнетронного молибдена толщиной 0,2…0,3 мкм или слоем высоколегированного поликремния толщиной 0,3…0,4 мкм и методом фотолитографии формируют из них электроды затвора (14) транзисторных ячеек, наносят на лицевую сторону подложки межслойный диэлектрик (15) из легированной фосфором пиролитической двуокиси кремния толщиной 0,2…0,5 мкм - фиг.4. После этого методом фотолитографии вскрывают контактные окна в межслойном диэлектрике над высоколегированными n⁺-областями стока и истока, истоковыми р⁺-перемычками и электродами затвора транзисторных ячеек наносят на лицевую сторону подложки металлическое покрытие (Al, TiPtAu и т.д.) и методом фотолитографии формируют из него электроды истока (16) и стока (17) транзисторных ячеек и одновременно с ними соединительные шины стока (18) и затвора (19) транзисторной структуры - фиг.5. Общий электрод истока транзисторной структуры (20) на тыльной стороне подложки создавался при посадке кристалла на теплоотводящую поверхность корпуса, а индуцированный n-канал (21) образовывался при приложении положительного потенциала к электроду затвора транзисторной структуры.

Используя кремниевые р^-p⁺-подложки того же типономинала и тот же комплект фотошаблонов были дополнительно изготовлены образцы СВЧ LDMOS транзисторов по способу-прототипу. В данном случае полевой диэлектрик из термической двуокиси кремния толщиной 1 и 1,5 мкм формировался без предварительного подтравливания кремния в окнах первичного защитного покрытия, а истоковые р⁺-перемычки транзисторных ячеек создавались идентично заявляемому способу, но без вытравливания трапецеидальных канавок (7') в окнах (7) защитного покрытия (6) перед внедрением легирующей примеси в подложку. Процесс диффузионного перераспределения внедренной в подложку легирующей примеси при этом был на 1,5…2,0 часа (Т=1100°С) более продолжительным по сравнению с заявляемым способом. Остальные элементы конструкции и функциональные узлы у тех и других приборов формировались в едином технологическом процессе и имели совершенно одинаковые геометрические и электрофизические параметры. После изготовления производилась разбраковка транзисторных структур на пластине по выходным вольтамперным характеристикам, пробивным напряжениям стока U_{c проб}, пороговым напряжениям U_{зи пор}, токам утечки затвора I_{з ут}, после этого годные транзисторные структуры монтировались в металлокерамическом корпусе типа КТ-25 и на собранных приборах помимо вышеуказанных параметров измерялись ток стока I_с, крутизна S, сопротивление сток-исток в открытом состоянии R_{cи отк}, межэлектродные емкости - входная С_11И, проходная С_12И, выходная С_22И и энергетические параметры - выходная мощность Р_вых, коэффициент усиления по мощности К_ур и коэффициент полезного действия стоковой цепи η_с на частоте f=1000 МГц при напряжении питания по стоку U_{c пит}=28…30 В в режиме класса АВ в схеме с общим истоком при длительности импульса t_изм=100 мкс и скважности θ=10.

Электрические параметры приборов и процент выхода годных структур на пластине, изготовленных по заявляемому способу и способу-прототипу, приведены в таблице 2. Из представленных результатов можно сделать следующие выводы:

1. С увеличением толщины периферийного полевого диэлектрика с 1,5 мкм до 2,6 мкм входная С_11И и выходная С_22И емкости уменьшаются в 1,3 раза, коэффициент усиления по мощности К_ур и коэффициент полезного действия стоковой цепи η_с возрастает соответственно в ~1,18 и 1,07 раза.

2. С увеличением глубины трапецеидальной канавки h с 1,5 до 2,8 мкм ток стока I_с у изготовленных по заявляемому способу приборов возрастает в 1,2 раза, сопротивление R_{cи отк} уменьшается в 1,17 раза, Р_вых и η_с возрастают приблизительно в 1,06 раза. При этом наиболее оптимальным является диапазон глубин трапецеидальных канавок h=1,5…2,6 мкм, так как при h<l,5 начинает несколько возрастать R_{си отк} и уменьшается η_с, а при h>2,6 мкм на 4…5% снижается процент выхода годных структур на пластине.

3. У изготовленных по заявляемому способу приборов по сравнению с приборами, изготовленными по способу-прототипу, ток стока I_с возрастает в 1,24…1,33 раза, сопротивление R_{си отк} уменьшается в 1,17…1,24 раза, входная С_11и и выходная С_22И емкости уменьшаются в 1,15…1,48 раза и соответственно в 1,1…1,43 раза, выходная мощность Р_вых, коэффициент усиления по мощности К_ур, коэффициент полезного действия стоковой цепи η_с возрастают соответственно в 1,14…1,2 раза, 1,21…1,35 раза, 1,14…1,17 раза и, наконец, процент выхода годных структур на пластине возрастает в 1,17…1,32 раза.

Технико-экономическая эффективность предлагаемого способа по сравнению с прототипом состоит:

- в возможности улучшения электрических параметров и увеличения процента выхода годных серийно выпускаемых СВЧ мощных кремниевых полевых LDMOS транзисторов посредством доработки базового технологического процесса их изготовления (модернизации технологического процесса формирования толстого периферийного диэлектрика транзисторной структуры и истоковых диффузионных перемычек транзисторных ячеек);

- в возможности создания и организации рентабельного промышленного выпуска СВЧ мощных кремниевых полевых LDMOS транзисторов нового поколения и конструирования на их основе радиоэлектронной аппаратуры, отвечающей современным и перспективным требованиям по надежности, электропотреблению, массогабаритным показателям и сроку службы.

Источники информации

1. Патент США №6063678 “Fabrication of lateral RF MOS devices with enhanced RF properties”, опубликован 16.05.2000 г. (аналог).

2. Патент США №6707102 B2 “Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same”, опубликован 16.03.2004 г. (прототип).

Таблица 1
d, мкм	dB, MKM
hтp=0,46d	hтр=0,48 d	hтp=0,5 d	hтр=0,52 d	hтр=0.54 d	hтр=0,56 d	hтр=0,58 d	hтр=0,6 d	hтp=0,62 d	Прототип (аналог)
1,0	0,1	0,08	0,06	0,04	0,02	0	-0,02	-0,04	-0,06	0,56
1,4	0,14	0.112	0,084	0,056	0,028	0	-0,028	-0,056	-0,084	0,784
1,7	0,17	0,136	0,102	0,068	0,034	0	-0,034	-0,068	-0,102	0,952
2,0	0,2	0,16	0,12	0,08	0,04	0	-0,04	-0,08	-0,12	1,12
2,5	0,25	0,2	0,15	0,1	0,05	0	-0,05	-0,1	-0,15	1,4
3,0	0,3	0,24	0,18	0,12	0,06	0	-0,06	-0,12	-0,18	1,68
3,5	0,35	0,28	0,21	0,14	0,07	0	-0,07	-0,14	-0,21	1,96
4,0	0,4	0,32	0,24	0,16	0,08	0	-0,08	-0,16	-0,24	2,24

Способ изготовления СВЧ мощных полевых LDMOS транзисторов, включающий формирование первичного защитного покрытия из диоксида и нитрида кремния на лицевой стороне исходной кремниевой подложки с верхним высокоомным и нижним высоколегированным слоями первого типа проводимости, вскрытие окон в первичном защитном покрытии, подлегирование вскрытых участков кремния примесью первого типа проводимости, выращивание толстого полевого диэлектрика на подлегированных участках кремния в окнах первичного защитного покрытия термическим окислением кремния, создание в высокоомном слое подложки в промежутках между толстым полевым диэлектриком элементарных транзисторных ячеек со сквозными диффузионными истоковыми перемычками, сформированными посредством внедрения в подложку через предварительно вскрытые в защитном покрытии окна легирующей примеси первого типа проводимости и ее последующего диффузионного перераспределения, формирование соединительных шин и контактных площадок стока и затвора транзисторной структуры на толстом полевом диэлектрике на лицевой стороне подложки и общего электрода истока транзисторной структуры на ее тыльной стороне, отличающийся тем, что перед подлегированием кремния и выращиванием толстого полевого диэлектрика высокоомный слой подложки в окнах первичного защитного покрытия подтравливают на глубину, равную 0,48…0,56 толщины полевого диэлектрика, а перед внедрением легирующей примеси в формируемые истоковые перемычки транзисторных ячеек в высокоомном слое подложки в окнах защитного покрытия вытравливают канавку с наклонными боковыми стенками и плоским дном глубиной 1,5…2,6 мкм.