Функциональная структура параллельного сумматора с предварительно вводимыми переносами (варианты)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в умножителе. Техническим результатом является повышение быстродействия. Каждый разряд устройства в первом варианте реализации содержит два логических элемента НЕ, три логических элемента И-НЕ, три логических элемент ИЛИ-НЕ. 2 н.п. ф-лы, 9 ил.

 

Текст описания приведен в факсимильном виде.

1. Функциональная структура параллельного сумматора с предварительно вводимыми переносами, в которой условно «i» разряд включает логическую функцию f1(})-ИЛИ, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых ni и mi, а функциональная выходная связь является выходной функциональной связью разряда для формирования аргумента первой промежуточной суммы S1i и включает логическую функцию f1(&)-HE, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал введены логические функции f1(&)-И-HE, f2(&)-И-НЕ и f3(&)-И-НЕ, а в условно отрицательный канал введены логические функции f2(&)-HE, f1(}&)-ИЛИ-НЕ и f2(}&)-ИЛИ-HE, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида

2. Функциональная структура параллельного сумматора с предварительно вводимыми переносами, в которой условно «i» разряд включает логическую функцию f2(})-ИЛИ, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых ni и mi, и включает логические функции fi(&)-HE и f1(&)-И, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал введены логические функции f2(&)-HE, f1(})-ИЛИ и f1(&)-И-HE, а в условно отрицательный канал введены логические функции f1(}&)-ИЛИ-НЕ и f2(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в комбинационном умножителе.

Сумматор // 2380739
Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций, в частности процессов суммирования и вычитания.

Изобретение относится к области вычислительной техники и технике защиты информации и может использоваться в средствах криптографической защиты информации. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано для построения сумматоров

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в комбинационном умножителе

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорных устройствах ЭВМ и устройствах цифровой автоматики

Изобретение относится к области цифровой вычислительной техники и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания
Наверх