Аналоговый перемножитель напряжений

Изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Технический результат заключается в уменьшении допустимого напряжения двуполярного питания и повышении линейности канала перемножения. Аналоговый перемножитель напряжений содержит первый и второй входные транзисторы первого дифференциального усилителя, эмиттеры которых соединены с токовым входом первого дифференциального усилителя, первый и второй входные транзисторы второго дифференциального усилителя, эмиттеры которых соединены с токовым входом второго дифференциального усилителя, третий дифференциальный усилитель, содержащий первый и второй входы первого канала перемножения, а также первый и второй токовые выходы. В схему введены первый, второй, третий и четвертый источники опорного тока, первая и вторая цепи согласования потенциалов. 12 ил.

 

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Аналоговый перемножитель является базовым узлом современных систем приема и обработки сигналов ВЧ- и СВЧ-диапазонов, аналоговой вычислительной и измерительной техники.

В настоящее время в аналоговой микросхемотехнике в составе перемножителей двух напряжений, систем электронной регулировки усиления широкое применение находит так называемая перемножающаяся ячейка Джильберта (фиг.1). Такая структура стала основой построения практически всех известных в настоящее время прецизионных аналоговых перемножителей сигналов на основе дифференциальных каскадов [1-36]. В этой связи задача улучшения параметров этого функционального узла относится к числу достаточно актуальных задач современной микроэлектроники.

В цифровых интегральных микросхемах результатом увеличения скорости обработки информации стали тенденции постоянного уменьшения напряжения питания, что является «анафемой» в аналоговом проектировании с высокими характеристиками. При технологических нормах 350 нм (напряжение питания 3.3 В) по-прежнему достаточно схемотехнических возможностей для аналоговых проектирований с высокими характеристиками, хотя наличие 5 В питания было бы предпочтительнее. При нормах 180 нм (1.8 В) процесс усложняется и статические характеристики аналоговых устройств страдают. При 90÷130 нм технологии необходимо развитие новых подходов к проектированию микросхем, ориентированных на обеспечение работоспособности при низковольтном питании.

В рамках собственных программ развития ряд ведущих микроэлектронных фирм, в т.ч. российских, начинают использовать технологическое оборудование для 0,25 мкм SiGe-технологии SGB25VD, способное в рамках единого цикла изготовить высококачественные гетеропереходы. Это позволяет реализовать субмикронные транзисторы Х-диапазона, а также использовать экономичные режимы для СВЧ интегральных схем относительно высокого уровня интеграции. Однако технология SGB25VD накладывает дополнительные и существенные для схемотехники аналоговых микросхем ограничения, выражающиеся в невозможности использования комплементарных транзисторов и относительно низковольтных режимов их работы (U_кэ.max=2,9÷3,0 В). Создание IP-блоков для SiGe технологии SGB25VD является (наряду с ее освоением) важнейшей задачей для зарубежных и отечественных центров проектирования аналоговых микросхем.

Существуют схемотехнические методы, позволяющие использовать однотипные транзисторы с относительно низким напряжением их питания в структуре не только различных узлов и устройств, но и СФ-блоков систем на кристалле. Этот важнейший для указанной проблемы теоретический результат позволяет в перспективе расширить область практического использования SGB25VD SiGe технологии и, следовательно, повысить технико-экономические показатели микроэлектронных изделий. Так, например, создание специальной под указанную технологию схемотехники аналоговых перемножителей позволит не только повысить качественные показатели СВЧ-фильтров, квадратурных модуляторов и демодуляторов и других устройств нового поколения, образующих СФ-блоки СВЧ РЭА специального назначения, так и создать принципиально новую номенклатуру ИС более широкого функционального применения.

Таким образом, последние несколько лет источники питания с напряжением 5 В вытесняются более низковольтными. Требования к уменьшению рассеиваемой мощности и уменьшению числа батарей в таких приложениях, как беспроводные устройства связи и персональные компьютеры, привели к снижению напряжения питания в цифровых схемах до уровня 1,5 В. Эта тенденция, как отмечалось выше, реализована в современных SiGe транзисторах, которые сконструированы так, чтобы обеспечить максимальную частоту среза (f₁) в компромиссе с напряжением пробоя

(U_пр). Для кремниевых транзисторов существует следующее фундаментальное ограничение: f₁×U_пр≈const, т.е. малые размеры транзисторов, обеспечивающие высокие значения f₁ (до 200 ГГц), привели к снижению напряжения питания микросхем до 1,2÷1,5 В.

Уменьшение напряжения питания (Е_п) в биполярных схемах приводит к появлению новых проблем и некоторые из них становятся особенно важными при напряжении питания менее 2 В. Принципиальная сложность уменьшения напряжения Е_п состоит в том, что биполярный транзистор имеет фиксированное напряжение база - эмиттер U_бэ, которое не уменьшается линейно с уменьшением технологических норм, так как

,

где φ_т=kT/q, I_к - ток коллектора и I_s - обратный ток эмиттерного p-n-перехода. При этом параметры транзистора и уровни тока оказывают слабое влияние на напряжение U_бэ. На практике плотность тока в биполярном транзисторе (I_к/I_s), изменяя свое значение, также слабо влияет на напряжение U_бэ. Если в используемой технологии U_бэ=0,7÷0,8 В, то использование 1,5 В источника питания приводит к тому, что между «землей» и шиной Е_п не может быть включено больше чем один p-n-переход.

Учитывая вышесказанное, а также численные значения напряжения U_бэ≈700÷800 мВ, можно сделать вывод о том, что при напряжении питания 1,5 В запрещается использовать многоярусные дифференциальные пары или каскодные конфигурации (архитектуры).

Таким образом, отсутствие возможности масштабирования напряжения на переходе база - эмиттер обостряет проблему дальнейшего масштабирования напряжения питания схем на биполярных транзисторах.

Ближайшим прототипом заявляемого устройства является аналоговый перемножитель напряжений (АПМ, фиг.1), рассмотренный в патенте США №5.329.189, содержащий первый 1 и второй 2 входные транзисторы первого дифференциального усилителя, эмиттеры которых соединены с токовым входом 3 первого дифференциального усилителя, первый 4 и второй 5 входные транзисторы второго дифференциального усилителя, эмиттеры которых соединены с токовым входом 6 второго дифференциального усилителя, третий дифференциальный усилитель 7, содержащий первый 8 и второй 9 входы первого канала перемножения, а также первый 10 и второй 11 токовые выходы, причем база второго 2 входного транзистора первого дифференциального усилителя и база первого 4 входного транзистора второго дифференциального усилителя подключены к первому входу 12 второго канала перемножения, причем база первого 1 входного транзистора первого дифференциального усилителя и база второго 5 входного транзистора второго дифференциального усилителя соединены со вторым 13 входом второго канала перемножения, коллектор первого 1 входного транзистора первого дифференциального усилителя соединен с коллектором первого 4 входного транзистора второго дифференциального усилителя и первым выходом 14 аналогового перемножителя напряжений, коллектор второго 2 входного транзистора первого дифференциального усилителя соединен с коллектором второго 5 входного транзистора второго дифференциального усилителя и вторым выходом 15 аналогового перемножителя напряжений.

Существенный недостаток известного перемножителя состоит в том, что он не может работать при напряжениях питания ±1,5 В, которые необходимо использовать для микросистем на базе перспективных SiGe технологий. Кроме этого особенности архитектуры АПМ-прототипа создают проблемы с согласованием статических потенциалов по каналам перемножения, что связано с его «двухъярусной» структурой. На практике эта проблема решается применением согласующей цепочки из трех эмиттерных повторителей (например, как в патенте США №5.151.624, фиг.2), обеспечивающих возможность работы АПМ с сигналами, изменяющимися от общей шины, либо использованием разделительных конденсаторов (см. патентную заявку США №2003/0155959). В идеальном случае для многих применений АПМ должен иметь каналы перемножения «X» и «У», входы которых «привязаны» к общей шине источников питания.

Основная цель предлагаемого изобретения состоит в уменьшении допустимого напряжения двуполярного питания АПМ до уровня ±1,5 В.

Дополнительная цель - повышение линейности канала перемножения «У».

Поставленная цель достигается тем, что в АПМ, содержащем первый 1 и второй 2 входные транзисторы первого дифференциального усилителя, эмиттеры которых соединены с токовым входом 3 первого дифференциального усилителя, первый 4 и второй 5 входные транзисторы второго дифференциального усилителя, эмиттеры которых соединены с токовым входом 6 второго дифференциального усилителя, третий дифференциальный усилитель 7, содержащем первый 8 и второй 9 входы первого канала перемножения, а также первый 10 и второй 11 токовые выходы, причем база второго 2 входного транзистора первого дифференциального усилителя и база первого 4 входного транзистора второго дифференциального усилителя подключены к первому входу 12 второго канала перемножения, причем база первого 1 входного транзистора первого дифференциального усилителя и база второго 5 входного транзистора второго дифференциального усилителя соединены со вторым 13 входом второго канала перемножения, коллектор первого 1 входного транзистора первого дифференциального усилителя соединен с коллектором первого 4 входного транзистора второго дифференциального усилителя и первым выходом 14 аналогового перемножителя напряжений, коллектор второго 2 входного транзистора первого дифференциального усилителя соединен с коллектором второго 5 входного транзистора второго дифференциального усилителя и вторым выходом 15 аналогового перемножителя напряжений, предусмотрены новые элементы и связи - в схему введены первый 16, второй 17, третий 18 и четвертый 19 источники опорного тока, первая 20 и вторая 21 цепи согласования потенциалов, причем первый 14 источник опорного тока соединен с токовым входом 3 первого дифференциального усилителя и через первую цепь согласования потенциалов 20 связан со вторым 17 источником опорного тока и первым 10 токовым выходом третьего 7 дифференциального усилителя, третий 18 источник опорного тока соединен с токовым входом 6 второго дифференциального усилителя и через вторую 21 цепь согласования потенциалов связан с четвертым 19 источником опорного тока и вторым 11 токовым выходом третьего 7 дифференциального усилителя.

На фиг.1 показана схема АПМ-прототипа, а на фиг.2 - схема заявляемого АПМ в соответствии с формулой изобретения.

На фиг.3 приведена схема АПМ фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар», а на фиг.4 показана зависимость коэффициента усиления по напряжению К_u=u_вых/u_x АПМ фиг.2 от уровня статического напряжения U_var=U_y на входе 8 канала «У». Такой режим измерения К_u характеризует применение заявляемого АПМ в качестве управляемого усилителя.

Фиг.5 иллюстрирует зависимость K_u=f(U_var) в диапазоне средних частот АПМ.

На фиг.6 показана схема АПМ в режиме управляемого усилителя по каналу «У», когда сигнал управления усилением подается на вход «X» (U_var=U_x), а на фиг.7 - графики, характеризующие свойства и параметры АПМ фиг.6.

На фиг.8 показана схема заявляемого АПМ в режиме смесителя двух сигналов, для случая, когда на вход «X» подается частота 10 МГц, а на вход «У» - 1 МГц. На фиг.9 представлены результаты компьютерного моделирования переходных процессов смесителя фиг.8, а на фиг.10 приведены результаты анализа спектров выходного напряжения схемы фиг.8.

На фиг.11 приведены результаты компьютерного моделирования схемы фиг.3 для случая перемножения двух напряжений U_x и U_y. Эти графики показывают, что заявляемый АПМ является четырехквадрантным перемножителем. При этом погрешности перемножения, характеризующиеся графиками фиг.12, могут быть достаточно малыми.

Заявляемый АПМ, фиг.2, содержит первый 1 и второй 2 входные транзисторы первого дифференциального усилителя, эмиттеры которых соединены с токовым входом 3 первого дифференциального усилителя, первый 4 и второй 5 входные транзисторы второго дифференциального усилителя, эмиттеры которых соединены с токовым входом 6 второго дифференциального усилителя, третий дифференциальный усилитель 7, содержащий первый 8 и второй 9 входы первого канала перемножения, а также первый 10 и второй 11 токовые выходы, причем база второго 2 входного транзистора первого дифференциального усилителя и база первого 4 входного транзистора второго дифференциального усилителя подключены к первому входу 12 второго канала перемножения, причем база первого 1 входного транзистора первого дифференциального усилителя и база второго 5 входного транзистора второго дифференциального усилителя соединены со вторым 13 входом второго канала перемножения, коллектор первого 1 входного транзистора первого дифференциального усилителя соединен с коллектором первого 4 входного транзистора второго дифференциального усилителя и первым выходом 14 аналогового перемножителя напряжений, коллектор второго 2 входного транзистора первого дифференциального усилителя соединен с коллектором второго 5 входного транзистора второго дифференциального усилителя и вторым выходом 15 аналогового перемножителя напряжений. В схему введены первый 16, второй 17, третий 18 и четвертый 19 источники опорного тока, первая 20 и вторая 21 цепи согласования потенциалов, причем первый 14 источник опорного тока соединен с токовым входом 3 первого дифференциального усилителя и через первую цепь согласования потенциалов 20 связан со вторым 17 источником опорного тока и первым 10 токовым выходом третьего 7 дифференциального усилителя, третий 18 источник опорного тока соединен с токовым входом 6 второго дифференциального усилителя и через вторую 21 цепь согласования потенциалов связан с четвертым 19 источником опорного тока и вторым 11 токовым выходом третьего 7 дифференциального усилителя.

В схеме фиг.2 третий дифференциальный усилитель 7 выполнен на транзисторах 22-23, масштабирующем резисторе 24 и источниках опорного тока 25, 26, а нагрузка реализована на базе резисторов 27 и 28. Выходное напряжение АПМ u_вых снимается между выходами 14 и 15.

Рассмотрим факторы, ограничивающие уровень напряжения питания в АПМ-прототипе, фиг.1.

Величина положительного напряжения источника питания зависит от статического падения напряжения на резисторах нагрузки R_н1=R_н2, а также необходимого диапазона изменения выходного дифференциального напряжения

u_вых.max:

где I₀ - статический ток через резисторы нагрузки R_н1, R_н2.

С другой стороны, для исключения насыщения транзисторов 1, 2, 4, 5 при изменении u_вых необходимо обеспечить

Таким образом, из (1) и (2) следует, что минимально возможное напряжение питания АПМ, фиг.1, находится из уравнения:

Следовательно, при малых u _вых.max АПН, фиг.1, обеспечивает работу при . Однако из-за двухъярусной структуры АПМ, фиг.1, не может работать при . В этой схеме отрицательное напряжение питания должно быть больше, чем

где U_эб.6≈0,7÷0,8 В - напряжение на переходе эмиттер - база транзисторов 1, 2, 4, 5;

U_эб≈0,7÷0,8 В - напряжение на переходе эмиттер - база транзисторов, образующих дифференциальный каскад 7;

U_9.11=0÷U_y.max - статическое напряжение коллектор - база транзисторов, образующих дифференциальный каскад 7;

I₀ - ток источника I₀, устанавливающего статический режим транзисторов дифференциального каскада 7;

U₀≈0,5÷0,6 В - минимально возможное напряжение на источнике опорного тока I₀ (при его классическом построении);

U_y.max - максимальное входное напряжение канала «У».

Если даже предположить, что U_9.11≈0, I₀R_э2≈0, то из (4) следует, что АПМ-прототип требует отрицательного напряжения питания не менее чем .

Рассмотрим далее ограничения на в заявляемом АПМ.

Величина напряжения положительного источника питания определяется так же как и АПМ-прототипе формулой (1) с учетом следующего дополнительного ограничения:

где U_y.max - максимальная величина напряжения на входе 8 канала «У»;

U_0.17=U_0ю19 - минимально допустимое напряжение на источниках опорного тока 17 и 19 (при их традиционном построении на базе токовых зеркал имеем U_0.17≈0,5÷0,6 В).

Если U_y.max<<U_0.17, то минимальное напряжение питания АПМ, фиг.2, находится из следующей системы ограничений:

Минимальное напряжение отрицательного источника питания АПМ, фиг.2, находится с учетом второго закона Кирхгофа из решения следующей системы неравенств, полученных при малых величинах u_x и u_y:

где U_эб.1=U_эб.22≈0,7 В - напряжение эмиттер - база транзисторов 1 и 22;

U_0.16=U_0.25=0,5÷0,6 В - минимальное напряжение на источниках опорного тока 16 и 25, при которых их транзисторы не входят в глубокое насыщение.

Результаты эксперимента подтверждают работоспособность заявляемого АПМ при

Применение заявляемого АПМ в качестве управляемого усилителя (фиг.6) показывает (фиг.7), что в таком включении обеспечивается достаточно линейная характеристика управления К_u=f(U_var), где U_var=U₂ - напряжение на входе «X» схемы фиг.6.

Предлагаемый АПМ может эффективно использоваться в качестве «миксера» двух сигналов (фиг.8). Переходный процесс в АПМ при смешении сигналов с частотами f_x=10 МГц и f_y=1 МГц приведен на фиг.9. График фиг.10 характеризует спектр выходного напряжения смесителя фиг.8. Из этого графика следует, что основная гармоника существенно подавляется.

Свойства заявляемого АПМ в режиме перемножения двух напряжений фиг.11, фиг.12 показывает, что предлагаемое техническое решение обеспечивает удовлетворительную для многих применений погрешность выполнения данной математической операции.

Таким образом, предлагаемая схема АПМ имеет более низкие значения напряжений питания, что позволяет использовать для ее построения более высокочастотные SiGe транзисторы и расширить при этом диапазон рабочих частот.

Источники информации

1. Патент GВ 2.318.470, H03f 3/45.

2. Патент ЕР 1.369.992.

3. Патент США №5.874.857.

4. Патент США №6.456.142, фиг.8.

5. Патент США №3.931.583, фиг.9.

6. Патентная заявка США №2007/0139114, фиг.1.

7. Патентная заявка США №2005/0073362, фиг.1.

8. Патент США №5.057.787.

9. Патентная заявка WO 2004/041298.

10. Патент США №5.389.840, фиг.1А.

11. Патент США №5.883.539, фиг.1.

12. Патентная заявка США №2005/0052239.

13. Патент США №5.151.625, фиг.1.

14. Патент США №4.458.211, фиг.5.

15. Патентная заявка США №2005/0030096, фиг.6.

16. Патентная заявка США №2007/0090876.

17. Патент США №6.727.755.

18. Патент США №5.552.734, фиг.13, фиг.16.

19. Патентная заявка США №2006/0232334.

20. Патент США №5.767.727.

21. Патент США №6.229.395, фиг.2.

22. Патент США №5.115.409.

23. Патентная заявка США №2005/0231283, фиг.1.

24. Патентная заявка США №2006/0066362, фиг.15.

25. Патент США №5.151.624, фиг.1, фиг.2.

26. Патент США №5.329.189, фиг.2.

27. Патент США №4.704.738.

28. Патент США №4.480.337.

29. Патент США №5.825.231.

30. Патент США №6.211.718, фиг.1, фиг.2.

31. Патент США №5.151.624.

32. Патент США №5.329.189.

33. Патент США №5.331.289.

34. Патент GB №2.323.728.

35. Патентная заявка США №2008/0122540, фиг.1.

36. Патент США №4.965.528.

Аналоговый перемножитель напряжений, содержащий первый (1) и второй (2) входные транзисторы первого дифференциального усилителя, эмиттеры которых соединены с токовым входом (3) первого дифференциального усилителя, первый (4) и второй (5) входные транзисторы второго дифференциального усилителя, эмиттеры которых соединены с токовым входом (6) второго дифференциального усилителя, третий дифференциальный усилитель (7), содержащий первый (8) и второй (9) входы первого канала перемножения, а также первый (10) и второй (11) токовые выходы, причем база второго (2) входного транзистора первого дифференциального усилителя и база первого (4) входного транзистора второго дифференциального усилителя подключены к первому входу (12) второго канала перемножения, причем база первого (1) входного транзистора первого дифференциального усилителя и база второго (5) входного транзистора второго дифференциального усилителя соединены со вторым (13) входом второго канала перемножения, коллектор первого (1) входного транзистора первого дифференциального усилителя соединен с коллектором первого (4) входного транзистора второго дифференциального усилителя и первым выходом (14) аналогового перемножителя напряжений, коллектор второго (2) входного транзистора первого дифференциального усилителя соединен с коллектором второго (5) входного транзистора второго дифференциального усилителя и вторым выходом (15) аналогового перемножителя напряжений, отличающийся тем, что в схему введены первый (16), второй (17), третий (18) и четвертый (19) источники опорного тока, первая (20) и вторая (21) цепи согласования потенциалов, причем первый (16) источник опорного тока соединен с токовым входом (3) первого дифференциального усилителя и через первую цепь согласования потенциалов (20) связан со вторым (17) источником опорного тока и первым (10) токовым выходом третьего (7) дифференциального усилителя, третий (18) источник опорного тока соединен с токовым входом (6) второго дифференциального усилителя и через вторую (21) цепь согласования потенциалов связан с четвертым (19) источником опорного тока и вторым (11) токовым выходом третьего (7) дифференциального усилителя.