Логический модуль

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов. Устройство содержит четыре мажоритарных элемента. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые реализуют любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2262733, кл. G06F 7/00, 2005 г.), который содержит два мажоритарных элемента и реализует любую из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем первый мажоритарный элемент, первый, второй входы и выход которого соединены соответственно с первым настроечным, первым информационным входами логического модуля и вторым входом второго мажоритарного элемента, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического модуля, особенность заключается в том, что в него дополнительно введены третий и четвертый мажоритарные элементы, причем второй, третий, первый входы и выход третьего мажоритарного элемента соединены соответственно с вторым, третьим информационными, вторым настроечным входами логического модуля и третьим входом первого мажоритарного элемента, а первый, третий, второй входы и выход четвертого мажоритарного элемента соединены соответственно с первым, третьим настроечными, вторым информационным входами логического модуля и третьим входом второго мажоритарного элемента.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит первый,...,четвертый мажоритарные элементы 1₁,…,1₄, причем первый, второй, третий входы и выход элемента 1₁ соединены соответственно с первым настроечным, первым информационным входами логического модуля, выходом элемента 1₃ и вторым входом элемента 1₂, подключенного третьим, первым входами и выходом соответственно к выходу элемента 1₄, второму настроечному входу и выходу логического модуля, первый, второй, третий настроечные и третий, второй информационные входы которого соединены соответственно с первым входом элемента 1₄, первым входом элемента 1₃, третьим входом элемента 1₄ и третьим входом элемента 1₃, объединенными вторыми входами элементов 1₃, 1₄.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, второй, третий информационные и первый, второй, третий настроечные входы подаются соответственно двоичные сигналы x₁,x₂,x₃∈{0,1} и y₁,y₂,y₃∈{0,1}. На выходе мажоритарного элемента 1_i имеем a_i1#a_i2#a_i3=a_i1a_i2∨a_i1a_i3∨a_i2a_i3, где a_i1, a_i2, a_i3 и #, ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе предлагаемого логического модуля определяется выражением

Z=y₂(y₁x₁∨y₁(у₂х₂∨y₂x₃∨x₂x₃)∨x₁(y₂x₂∨y₂x₃∨x₂x₃))∨

∨y₂(y₁x₂∨y₁y₃∨x₂y₃)∨

(y₁x₁∨y₁(y₂x₂∨y₂x₃∨x₂x₃)∨x₁(y₂x₂∨y₂x₃∨x₂x₃))(y₁x₂∨y₁y₃∨x₂y₃).

Таким образом, на выходе предлагаемого логического модуля получим

где τ₁,…,τ₄ есть простые симметричные булевы функции четырех аргументов x₁,…,х₄ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

Логический модуль, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий первый мажоритарный элемент, первый, второй входы и выход которого соединены соответственно с первым настроечным, первым информационным входами логического модуля и вторым входом второго мажоритарного элемента, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического модуля, отличающийся тем, что в него дополнительно введены третий и четвертый мажоритарные элементы, причем второй, третий, первый входы и выход третьего мажоритарного элемента соединены соответственно с вторым, третьим информационными, вторым настроечным входами логического модуля и третьим входом первого мажоритарного элемента, а первый, третий, второй входы и выход четвертого мажоритарного элемента соединены соответственно с первым, третьим настроечными, вторым информационным входами логического модуля и третьим входом второго мажоритарного элемента.