Адаптивная система управления с эталонным упредителем для объектов с несколькими запаздываниями

Изобретение относится к автоматике и может быть использовано в системах управления для скалярных объектов, параметры которых - неизвестные постоянные или медленно меняющиеся во времени величины. Технический результат заключается в расширении функциональных возможностей системы с эталонным упредителем минимальной структурной сложности, т.е. в обеспечении работоспособности в случае наличия у скалярного объекта запаздывания по управлению и нескольких запаздываний по состоянию. Система содержит объект регулирования, блоки запаздываний, два блока задания коэффициентов, четыре блока суммирования, умножители, интеграторы и блок задающего воздействия. 1 ил.

 

Изобретение относится к автоматике и может быть использовано в системах управления для скалярных объектов, параметры которых - неизвестные постоянные или медленно меняющиеся во времени величины. При этом предполагается, что объект регулирования обладает запаздыванием по управлению и несколькими запаздываниями по состоянию, значения которых известны.

Наиболее близким техническим решением к предлагаемому является адаптивная система слежения для объектов с запаздыванием по состоянию и управлению [Патент RU 2294004, МПК G05B 13/02 (2006.01), опубл. БИ, 2007, №5], содержащая объект регулирования, первый блок задания коэффициентов, первый блок запаздывания, второй блок задания коэффициентов, первый блок суммирования, первый умножитель, первый интегратор, второй умножитель, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, четвертый блок суммирования, пятый блок суммирования, третий интегратор, третий блок задания коэффициентов, второй блок запаздывания, пятый умножитель, четвертый интегратор, шестой умножитель, шестой блок суммирования, блок задающего воздействия. Сигнал с выхода объекта регулирования поступает на соответствующие входы первого блока задания коэффициентов и первого блока запаздывания. В блоке задания коэффициентов происходит умножение сигнала с выхода объекта регулирования на постоянный коэффициент вектора. Сигналы с выходов первого блока задания коэффициентов поступают на соответствующие входы первого блока суммирования. Сигнал с выхода блока суммирования поступает на первый вход четвертого блока суммирования, на второй вход третьего умножителя и на второй вход четвертого умножителя, сигнал с выхода четвертого блока суммирования подается на первый вход первого умножителя, на первый вход третьего умножителя и на первый вход пятого умножителя. Сигналы с выходов первого блока запаздывания подаются на соответствующие входы второго блока задания коэффициентов. В блоке задания коэффициентов происходит умножение сигнала на постоянный коэффициент. Сигналы с выхода второго блока задания коэффициентов поступают на соответствующие входы второго блока суммирования. Сигнал с выхода блока суммирования поступает на второй вход пятого умножителя и на второй вход шестого умножителя. Сигнал с выхода пятого умножителя поступает на четвертый интегратор, где интегрируется. Сигнал с выхода четвертого интегратора поступает на первый вход шестого умножителя. Сигнал с выхода шестого умножителя поступает на второй вход третьего блока суммирования. Сигнал с выхода третьего умножителя поступает на второй интегратор, где интегрируется. Сигнал с выхода второго интегратора поступает на первый вход четвертого умножителя. Сигнал с выхода четвертого умножителя поступает на первый вход третьего блока суммирования. Сигнал с выхода первого умножителя поступает на первый интегратор, где интегрируется. Сигнал с выхода первого интегратора поступает на первый вход второго умножителя. Сигнал с выхода второго умножителя поступает на третий вход третьего блока суммирования.

Сигнал с выхода третьего блока суммирования поступает на первый вход шестого блока суммирования и на первый вычитающий вход пятого блока суммирования. Сигнал с выхода блока задающего воздействия поступает на второй вход шестого блока суммирования. Сигнал с выхода шестого блока суммирования является управляющим сигналом и подается на вход объекта регулирования и на вход второго блока запаздывания. Сигнал с выхода второго блока запаздывания поступает на второй вход первого умножителя, на второй вход второго умножителя и на второй суммирующий вход пятого блока суммирования. Сигнал с выхода пятого блока суммирования подается на третий интегратор, где интегрируется. Сигнал с выхода третьего интегратора поступает на вход третьего блока задания коэффициентов и на второй вход четвертого блока суммирования. Сигнал с входа третьего блока задания коэффициентов поступает на третий вход пятого блока суммирования.

Недостатком этой системы является невозможность ее работы со скалярными объектами, обладающими различными запаздываниями по состоянию.

Задачей изобретения является расширение функциональных возможностей системы.

Сущность изобретения состоит в том, что в систему, содержащую объект регулирования, первый блок задания коэффициентов, второй блок задания коэффициентов, первый блок суммирования, первый умножитель, первый интегратор, второй умножитель, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, четвертый блок суммирования, третий интегратор, второй блок запаздывания, блок задающего воздействия, при этом сигнал с выхода четвертого блока суммирования подается на первый вход первого умножителя и на первый вход третьего умножителя, сигнал с выхода третьего умножителя поступает на второй интегратор, где интегрируется, сигнал с выхода второго интегратора поступает на первый вход четвертого умножителя, сигнал с выхода четвертого умножителя поступает на первый вход третьего блока суммирования, сигнал с выхода первого умножителя поступает на первый интегратор, где интегрируется, сигнал с выхода первого интегратора поступает на первый вход второго умножителя, сигнал с выхода второго умножителя поступает на второй вход третьего блока суммирования, сигнал с выхода второго блока запаздывания поступает на второй вход первого умножителя и на второй вход второго умножителя, сигнал с выхода третьего интегратора поступает на второй вход четвертого блока суммирования, дополнительно вводятся пятые умножители, четвертые интеграторы, шестые умножители, первые блоки запаздываний, при этом выход объекта регулирования подается на первый вычитающий вход четвертого блока суммирования, второй вход третьего умножителя, на второй вход четвертого умножителя и на соответствующие входы первых блоков запаздываний, сигнал с выхода третьего блока суммирования подается на первый вход первого блока суммирования, сигнал с выхода блока задающего воздействия подается на второй вход первого блока суммирования, сигнал с выхода первого блока суммирования является сигналом управления и подается на вход объекта регулирования и на вход второго блока запаздывания, сигнал с выхода второго блока запаздывания подается на первый вход второго блока суммирования, сигнал с выхода третьего блока суммирования подается на второй вычитающий вход второго блока суммирования, сигнал с выхода второго блока задания коэффициентов подается на третий вход второго блока суммирования, сигнал с выхода третьего интегратора подается на вход второго блока задания коэффициентов, сигнал с выхода первого блока задания коэффициентов поступает на вход третьего интегратора, сигнал с выхода второго блока суммирования поступает на вход первого блока задания коэффициентов, сигнал с выхода четвертого блока суммирования поступает на первые входы пятых умножителей, сигналы с выходов первых блоков запаздываний поступают на вторые входы соответствующих пятых умножителей и на вторые входы соответствующих шестых умножителей, сигналы с выходов пятых умножителей поступают на входы соответствующих четвертых интеграторов, сигналы с выходов четвертых интеграторов поступают на первые входы соответствующих шестых умножителей, сигналы с выходов шестых умножителей поступают на суммирующие входы третьего сумматора.

Вводя в систему пятые умножители, четвертые интеграторы, шестые умножители, первые блоки запаздываний, исключая из нее третий блок задания коэффициентов, пятый блок суммирования, шестой блок суммирования, изменяя подключение объекта регулирования, первого блока задания коэффициентов, второго блока задания коэффициентов, первого блока суммирования, второго блока суммирования, третьего интегратора, получают в системе новую функцию, которая заключается в том, что теперь обеспечивается работоспособность в случае наличия у объекта запаздывания по управлению, нескольких запаздываний по состоянию, а также в условиях отсутствия информации о векторе переменных состояния.

На чертеже представлена блок-схема предлагаемой системы.

Система содержит объект регулирования 1, первые блоки запаздываний 2_i, четвертый блок суммирования 3, второй блок задания коэффициентов 4, второй блок суммирования 5, первый блок задания коэффициентов 6, третий интегратор 7, второй блок запаздываний 8, первый умножитель 9, первый интегратор 10, второй умножитель 11, третий умножитель 12, второй интегратор 13, четвертый умножитель 14, третий блок суммирования 15, первый блок суммирования 16, блок задающего воздействия 17, пятые умножители 18_i, четвертые интеграторы 19_i, шестые умножители 20_i. Блоки 4, 5, 6, 7, 8 образуют эталонный упредитель.

Объект регулирования описывается уравнением

где x(t)∈Rⁿ - вектор состояния объекта регулирования, A, D_i, b - матрицы и вектор соответствующих размеров, L^T - вектор, не содержащий нулевых элементов, τ_i>0, h>0 - известные постоянные запаздывания, l - количество запаздываний по состоянию, y(t) - скалярный выход объекта регулирования, - скалярное управляющие воздействие, удовлетворяющие уравнению

где r(t) - задающее воздействие, c(t), χ_i(t), k(t) - настраиваемые параметры регулятора.

Задание желаемой динамики процессов управления и компенсация запаздывания осуществляется с помощью эталонного упредителя, состоящего из второго блока задания коэффициентов 4, второго блока суммирования 5, первого блока задания коэффициентов 6, третьего интегратора 7, второго блока запаздываний 8, и имеющего математическое описание

где a_м0>0 - число, определяющее желаемую длительность переходного процесса в системе, k_м0>0 - число, определяющее желаемый коэффициент усиления.

С помощью критерия гиперустойчивости Попова можно показать, что асимптотическую устойчивость системе будут обеспечивать следующие алгоритмы настройки

где β>0, α_i>0, γ>0 - числа, определяющие темп процессов адаптации.

Система функционирует следующим образом.

Сигнал U₁=y(t) с выхода объекта регулирования 1 поступает на первый вычитающий вход четвертого блока суммирования 3, второй вход третьего умножителя 12, второй вход четвертого умножителя 14 и на входы соответствующих первых блоков запаздываний 2_i. В первых блоках запаздываний 2_i происходит задержка сигнала y(t) на соответствующее время запаздывания τ_i. Сигналы с выходов первых блоков запаздываний U_2i=y(t-τ_i) поступают на вторые входы соответствующих пятых 18_i и шестых 20_i умножителей. Сигнал U₄=ν(t) с выхода четвертого блока суммирования 3 поступает одновременно на первый вход первого умножителя, первый вход третьего умножителя, первые входы пятых 18_i умножителей. Сигнал с выхода первого умножителя 9 поступает на первый интегратор 10, где интегрируется. Сигнал с выхода первого интегратора 10 поступает на первый вход второго умножителя 11. Сигнал U₁₁=k(t) с выхода второго умножителя поступает на второй вход третьего блока суммирования 15. Сигнал с выхода третьего умножителя 12 поступает на второй интегратор 13, где интегрируется. Сигнал с выхода второго интегратора 13 поступает на первый вход четвертого умножителя 14. Сигнал U₁₄=c(t) с выхода четвертого умножителя поступает на первый вход третьего блока суммирования 15. Сигналы с выходов пятых умножителей 18_i поступают на соответствующие четвертые интеграторы 19_i, где интегрируется. Сигналы с выходов четвертых интеграторов 19_i поступают на первые входы соответствующих шестых умножителей 20_i. Сигналы U_20i=χ_i(t) с выходов шестых умножителей поступают на третий и следующие входы третьего блока суммирования 15. Сигнал U₁₅=u(t) с выхода третьего блока суммирования 15 поступает одновременно на первый вход первого блока суммирования 16 и на второй вычитающий вход второго блока суммирования 5. Сигнал U₁₇=r(t) с выхода блока задающего воздействия 17 поступает на второй вход первого блока суммирования 16. Сигнал U₁₆= с выхода первого блока суммирования 16 поступает одновременно на вход объекта регулирования 1 и на вход второго блока запаздывания 8. Сигнал с выхода второго блока запаздывания через время, равное h, поступает одновременно на второй вход первого умножителя 9, второй вход второго умножителя 11 и на первый вход второго блока суммирования. Сигнал с выхода второго блока суммирования 5 поступает на первый блок задания коэффициентов 6. Сигнал с выхода первого блока задания коэффициентов 6 поступает на третий интегратор 7, где интегрируется. Сигнал U₇=z(t) поступает одновременно на второй блок задания коэффициентов 4 и на второй вход четвертого блока суммирования 3. Сигнал с выхода второго блока задания коэффициентов 4 поступает на третий вход второго блока суммирования 5.

Технический результат заключается в расширении функциональных возможностей системы с эталонным упредителем минимальной структурной сложности, т.е. в обеспечении работоспособности в случае наличия у скалярного объекта запаздывания по управлению и нескольких запаздываний по состоянию.

Данное устройство может быть реализовано промышленным способом, на основе стандартной элементарной базы.

Адаптивная система управления с эталонным упредителем для объектов с несколькими запаздываниями, содержащая объект регулирования, первый блок задания коэффициентов, второй блок задания коэффициентов, первый блок суммирования, первый умножитель, первый интегратор, второй умножитель, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, четвертый блок суммирования, третий интегратор, второй блок запаздывания, блок задающего воздействия, при этом сигнал с выхода четвертого блока суммирования подается на первый вход первого умножителя и на первый вход третьего умножителя, сигнал с выхода третьего умножителя поступает на второй интегратор, где интегрируется, сигнал с выхода второго интегратора поступает на первый вход четвертого умножителя, сигнал с выхода четвертого умножителя поступает на первый вход третьего блока суммирования, сигнал с выхода первого умножителя поступает на первый интегратор, где интегрируется, сигнал с выхода первого интегратора поступает на первый вход второго умножителя, сигнал с выхода второго умножителя поступает на второй вход третьего блока суммирования, сигнал с выхода второго блока запаздывания поступает на второй вход первого умножителя и на второй вход второго умножителя, сигнал с выхода третьего интегратора поступает на второй вход четвертого блока суммирования, отличающаяся тем, что в систему дополнительно вводятся пятые умножители, четвертые интеграторы, шестые умножители, первые блоки запаздываний, при этом выход объекта регулирования подается на первый вычитающий вход четвертого блока суммирования, второй вход третьего умножителя, на второй вход четвертого умножителя и на соответствующие входы первых блоков запаздываний, сигнал с выхода третьего блока суммирования подается на первый вход первого блока суммирования, сигнал с выхода блока задающего воздействия подается на второй вход первого блока суммирования, сигнал с выхода первого блока суммирования является сигналом управления и подается на вход объекта регулирования и на вход второго блока запаздывания, сигнал с выхода второго блока запаздывания подается на первый вход второго блока суммирования, сигнал с выхода третьего блока суммирования подается на второй вычитающий вход второго блока суммирования, сигнал с выхода второго блока задания коэффициентов подается на третий вход второго блока суммирования, сигнал с выхода третьего интегратора подается на вход второго блока задания коэффициентов, сигнал с выхода первого блока задания коэффициентов поступает на вход третьего интегратора, сигнал с выхода второго блока суммирования поступает на вход первого блока задания коэффициентов, сигнал с выхода четвертого блока суммирования поступает на первые входы пятых умножителей, сигналы с выходов первых блоков запаздываний поступают на вторые входы соответствующих пятых умножителей и на вторые входы соответствующих шестых умножителей, сигналы с выходов пятых умножителей поступают на входы соответствующих четвертых интеграторов, сигналы с выходов четвертых интеграторов поступают на первые входы соответствующих шестых умножителей, сигналы с выходов шестых умножителей поступают на суммирующие входы третьего сумматора.