Полупроводниковая интегральная схема (варианты)

Изобретения относятся к области электронной техники, в частности к конструированию и технологии изготовления полупроводниковых интегральных схем (ИС), и могут быть использованы в цифровых, аналоговых и запоминающих устройствах микроэлектроники. Техническими результатами, которые могут быть получены при осуществлении изобретений, являются увеличение степени интеграции ИС, уменьшение топологического размера элемента, снижение уровня межэлектродных соединений, снижение потребляемой мощности на одно переключение, повышение надежности. Сущность изобретения: в полупроводниковой интегральная схеме, содержащей высокоомный монокристаллический кремниевый слой, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов или к примыкающему к ним кремниевому слою. 2 н. и 1 з.п. ф-лы, 1 ил.

 

Изобретения относятся к области электронной техники, в частности к конструированию и технологии изготовления полупроводниковых интегральных схем (ИС), и могут быть использованы в цифровых, аналоговых и запоминающих устройствах микроэлектроники.

Известны кремниевые полупроводниковые интегральные схемы транзисторно-транзисторной логики (ТТЛ), изготовленные планарно-эпитаксиальной технологией с изоляцией p-n-переходом методом коллекторной изолирующей диффузии (КИД-технология), методами «Изопланар», «Полипланар» или методом «V-ATE» и др. технологиями (И.Е.Ефимов, И.Я.Козырь. «Основы микроэлектроники» (проектирование)» М., Высшая школа, 1978 г., с.266-298, И.Е.Ефимов, И.Я.Козырь. «Основы микроэлектроники» (физические и технологические основы)» М., Высшая школа, 1986 г., с.329-339).

Недостатками указанных полупроводниковых ИС планарно-эпитаксиальной структуры являются низкая надежность Р≤0,98, низкая предельная степень интеграции (составляет величину порядка N=2,5·107 эл/см2), высокий уровень межэлектродных соединений, по объему соизмеримый с рабочим объемом активных транзисторных элементов, высокий уровень потребляемой мощности на одно переключение (Рпотр≈8·10-8 Вт или фактор качества Q>10-15 Дж) и др.

Наиболее близким аналогом является кремниевая полупроводниковая ИС NMOS-структуры, сформированная на непланарной сферической подложке из кремния диаметром 1-1,2 мм, получаемой в специальной плазменной печи. На поверхности кремниевых полуизолирующих сфер p-типа с использованием стереофотолитографии сформированы «ЧИП» (или вентиль) MOS транзистора с изолированным затвором, вырожденные монокристаллические кремниевые n+ типа слои стока и истока с металлическими контактами, а также слои диэлектрика SiO2, на котором образован металлический контакт затвора (патент США №5945725, кл. H01L 29/06, публ. 1999 г.).

Недостатками указанной кремниевой полупроводниковой ИС NMOS-структуры являются:

1. Размер интегрального MOS «ЧИПА» составляет значительную величину порядка Δ≈5 мкм;

2. Степень интеграции ограничивается поверхностью сферы диаметром 1-1,2 мм и составляет величину N<106 эл/см;

3. При формировании кристаллов сверхбольших, например, СБИС возникает необходимость соединения кремниевых сфер-гранул в блоки с помощью специального монтажа на единых платформах, существенно отличающихся от стандартных габаритов корпусов ИС, что ухудшает показатели надежности (P≤0,95 и рассеиваемая мощность P>10-7 Вт на одно переключение).

Техническими результатами, которые могут быть получены при осуществлении изобретений, являются увеличение степени интеграции ИС, уменьшение топологического размера элемента, снижение уровня межэлектродных соединений, снижение потребляемой мощности на одно переключение, повышение надежности.

Указанный технический результат в первом варианте изобретения достигается тем, что содержащийся в полупроводниковой интегральной схеме высокоомный монокристаллический кремниевый слой выращен в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов.

Во втором варианте изобретения указанный технический результат достигается тем, что содержащийся в полупроводниковой интегральной схеме высокоомный монокристаллический кремниевый слой выращен в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы коллекторные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт в виде полого цилиндра, прилегающий к эмиттерным областям транзисторов.

Кроме того, как в первом, так и во втором вариантах изобретений токоведущие дорожки и эмиттерные, базовые и коллекторные контакты могут быть выполнены из двух слоев из разных немагнитных металлов, причем слои формируются таким образом, что слой, расположенный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении.

На чертеже представлена ИС типа ТТЛ на кремниевой цилиндрической подложке.

Полупроводниковая интегральная схема содержит высокоомный монокристаллический кремниевый p-типа слой, выращенный в виде тонкостенного полого цилиндра 1, в котором сформированы эмиттерные (n-типа) 2, коллекторные (n-типа) 3 и базовые (p-типа) 4 области, образующие биполярные (n-p-n) транзисторы, и области, образующие пассивные элементы 5 (резисторы и конденсаторы).

На внешней поверхности высокоомного монокристаллического кремниевого p-типа слоя сформированы эмиттерные 6 и базовые 7 контакты, прилегающие к соответствующим областям соответствующих транзисторов.

Эмиттерные 6 и базовые 7 контакты соединены с пассивными элементами 5 (резисторами и конденсаторами) межэлектродными соединениями - токоведущими дорожками 8, сформированными на поверхности изолирующего диэлектрика 9 - слоя двуокиси кремния, размещенного на внешней поверхности высокоомного монокристаллического кремниевого p-типа слоя.

На внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт 10 в виде тонкостенного полого цилиндра, прилегающий к коллекторным областям 3 транзисторов.

Контакт 10 может прилегать к коллекторным областям 3 транзисторов не непосредственно, а через подложку - кремниевый слой p-типа.

Токоведущие дорожки 8 и эмиттерные 6, базовые 7 и коллекторный 10 контакты состоят из двух слоев 11 и 12 из разных немагнитных металлов, например титана, платины, золота, серебра, меди, алюминия, молибдена или вольфрама.

Слои 11 и 12 сформированы таким образом, что слой, расположеный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении. Это обеспечивается подбором металлов для выполнения слоев.

Эмиттерные 2, базовые 4 и коллекторные 3 области, а также пассивные элементы 5 сформированы методами стереофотолитографии или другими известными способами.

Принцип действия полупроводниковой цилиндрической кремниевой интегральной схемы, например типа ТТЛ, заключается в следующем.

При приложении внешнего напряжения U0≤5 В входной интегральный транзистор n-p-n-типа элементарной ячейки ТТЛ интегральной схемы пропускает большой ток, а падение напряжения на нем мало и составляет величину ΔU0≤0,8 В.

В режиме насыщения оба p-n перехода интегрального транзистора смещены в прямом направлении, вследствие чего в областях базы и коллектора накапливаются заряды неосновных носителей. При переводе транзистора из открытого состояния в закрытое необходимо затратить определенное время на рассасывание зарядов, после чего транзистор элементарной ячейки выключается, т.е. переходит в режим отсечки. Время рассасывания зарядов играет основную роль в определении времени задержки распространения входного сигнала, т.е. в быстродействии схемы, оно равно tз<10 нс при средней мощности потребления на один элемент цилиндрической ИС Р≤10-8 Вт, а произведение времени задержки на мощность Q=Р·tз находится в интервале 10π Дж<Q<50π Дж, так как степень интеграции увеличивается в 2π раз на поверхности цилиндрической подложки, а число токоведущих дорожек при наличии управляющего внутреннего цилиндрического (трубчатого) контакта, в силу цилиндрической симметрии, уменьшается в 2π раз.

При подаче во внутреннюю полость коллекторного контакта 10 охлаждающего агента обеспечивается дополнительная возможность принудительного охлаждения ИС, что приводит к повышению ее мощности и надежности в эксплуатации.

Особенностью второго варианта изобретения является то, что в виде полого цилиндра 1 выращен высокоомный монокристаллический кремниевый слой n-типа, в котором сформированы эмиттерные (p-типа) 2, коллекторные (p-типа) 3 и базовые (n-типа) 4 области, образующие биполярные (p-n-p) транзисторы, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт 10 в виде полого цилиндра, прилегающий к эмиттерным областям 3 транзисторов.

1. Полупроводниковая интегральная схема, содержащая высокоомный монокристаллический кремниевый слой p-типа, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов или к примыкающему к ним кремниевому слою p-типа.

2. Полупроводниковая интегральная схема по п.1, отличающаяся тем, что токоведущие дорожки и эмиттерные, базовые и коллекторный контакты состоят из двух слоев из разных немагнитных металлов, причем слои сформированы таким образом, что слой, расположенный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении.

3. Полупроводниковая интегральная схема, содержащая высокоомный монокристаллический кремниевый слой n-типа, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы коллекторные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт в виде полого цилиндра, прилегающий к эмиттерным областям транзисторов или к примыкающему к ним кремниевому слою n-типа.



 

Похожие патенты:

Изобретение относится к области силовой полупроводниковой микроэлектроники. .

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам СБИС. .

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно - к интегральным логическим элементам СБИС. .

Изобретение относится к микроэлектронике, а более конкретно к технике изготовления твердотельных приборов и интегральных схем с использованием СВЧ плазменного стимулирования в условиях электронного циклотронного резонанса (ЭЦР), а также к технологии плазменной обработки в процессе изготовления различных полупроводниковых структур.

Изобретение относится к наноэлектронике. .

Изобретение относится к микроэлектронике, а более конкретно к интегральным транзисторным структурам типа MOS. .

Изобретение относится к электронной технике и микроэлектронике, а именно к линиям передачи. .

Изобретение относится к MOS полупроводниковому запоминающему устройству, в частности к полупроводниковому устройству, повышающему высокотемпературную стабильность силицида титана, применяемого для изготовления вентильной линии полицида в DRAM (памяти произвольного доступа).

Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров

Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров

Изобретение относится к области микроэлектроники и радиотехники и может быть использовано при создании СВЧ монолитных интегральных схем на арсениде галлия. Технический результат - повышение степени интеграции МИС СВЧ, уменьшение массогабаритных размеров приемо-передающих модулей антенных решеток, снижение потерь, связанных с прохождением сигналов между схемами или функциональными блоками, повышение граничных частот диодов с барьером Шоттки. Многофункциональная СВЧ монолитная интегральная схема на многослойной полупроводниковой структуре сочетает функции нескольких отдельных монолитных интегральных схем и содержит в качестве активных и нелинейных элементов интегрированные на одном кристалле полевые транзисторы Шоттки и квазивертикальные диоды с барьером Шоттки с высокими значениями граничных частот. Активные области полевых транзисторов и базовые области квазивертикальных диодов находятся в разных эпитаксиальных слоях, с расположенным между ними низкоомным контактным слоем, к которому формируются омические истоковые и стоковые контакты транзисторов, и омические катодные контакты диодов. 1 ил.

В полупроводниковом устройстве диодная область и область БТИЗ сформированы на одной и той же полупроводниковой подложке. Диодная область включает в себя множество анодных слоев первого типа проводимости, открытых на поверхности полупроводниковой подложки и отделенных друг от друга. Область БТИЗ включает в себя множество контактных слоев тела первого типа проводимости, которые открыты на поверхности полупроводниковой подложки и отделены друг от друга. Анодный слой включает в себя по меньшей мере один или более первых анодных слоев. Первый анодный слой сформирован в положении вблизи по меньшей мере области БТИЗ, и площадь в направлении плоскости полупроводниковой подложки в каждом из первых анодных слоев больше, чем площадь в направлении плоскости полупроводниковой подложки в контактном слое тела в непосредственной близости от диодной области. В изобретении рост прямого напряжения в диодной области и увеличение тепловых потерь предотвращены. 1 з.п. ф-лы, 5 ил.

Изобретение относится к области микроэлектроники, а именно к способу производства полупроводниковых изделий, предусматривающего монтаж кристаллов к корпусам, для осуществления которого используется напыление металлического покрытия на обратную поверхность кристаллов в составе подложки. Сущность изобретения: способ уменьшения остаточных термомеханических напряжений на границе подложка - металлическое покрытие, заключающийся в том, что перед напылением металлических покрытий подложку изгибают в обратном направлении. Новым в способе уменьшения остаточных термомеханических напряжений на границе подложка - металлическое покрытие является то, что напыление осуществляют на обратную поверхность подложки через трафарет, имеющий сквозные отверстия, форма и размеры которых идентичны размерам кристаллов, а перемычки между отверстиями в трафарете соизмеримы с шириной разделительных дорожек, сформированных между кристаллами на лицевой поверхности подложки. 5 ил.

Изобретение относится к технологии изготовления интегральных микросхем в части формирования интерпозера для объемной сборки нескольких чипов в единую микроэлектронную систему и процесса его изготовления. Изобретение направлено на снижение воздействия градиентов температур и связанных с ними механических напряжений, возникающих в теле интерпозера при работе интегральной микроэлектронной системы. Для этого в теле интерпозера вокруг сквозных отверстий (TSV), заполненных проводящим материалом для создания электрического соединения металлизированной электрической разводки рабочей стороны с металлизированной разводкой обратной стороны интерпозера, формируются отверстия, один из топологических размеров которых существенно меньше диаметра или минимального топологического размера TSV. Сформированные таким образом отверстия для снижения воздействия градиентов температур заполняются материалом с теплопроводностью, большей чем у кремния, для компенсации механических напряжений не заполняются либо заполняются частично с образованием пустот внутри отверстия. 2 н. и 16 з.п. ф-лы, 11 ил.

Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров. В интегральном логическом элементе ИЛИ-НЕ на основе однослойной трехмерной наноструктуры, содержащем первый и второй логические транзисторы, нагрузочный резистор и подложку, логическая структура выполнена наноразмерной со ступенчатым профилем. Технический результат, достижение которого обеспечивается реализацией всей заявленной совокупности существенных признаков, состоит в том, что создан новый тонкослойный интегральный логический элемент ИЛИ-НЕ на основе слоистой трехмерной наноструктуры с вертикально ориентированными слоями, в котором рабочими переходами «база-эмиттер» и «база-коллектор» являются поверхностные переходы, которые обладают низкой мощностью потребления и наименьшими поверхностями переходов, что обеспечивает снижение потребляемой мощности и повышение быстродействия из-за снижения паразитных емкостей переходов. 13 ил.
Наверх