Пространственная коммутационная среда (варианты)



Пространственная коммутационная среда (варианты)
Пространственная коммутационная среда (варианты)
Пространственная коммутационная среда (варианты)
Пространственная коммутационная среда (варианты)
Пространственная коммутационная среда (варианты)

 


Владельцы патента RU 2402061:

Общество с ограниченной ответственностью "ХОНБИН" (RU)

Изобретения относятся к области вычислительной техники и могут быть использованы в базовых конструкциях и базовых технологиях для производства электронных компонентов, приборов и электронных систем на основе интегральной и гибридной технологии. Техническим результатом является упрощение конструктивного исполнения коммутационной среды. Пространственная коммутационная среда содержит первую и вторую группы матричных коммутаторов, расположенных взаимно ортогонально и соединенных в 3D-решетчатую структуру, с расположением выводов матричных коммутаторов вдоль координатных осей соответственно. А также пространственная коммутационная среда содержит соединительную плату с группами выводов, контактные площадки которых расположены на обеих сторонах платы в виде матрицы, а группы матричных коммутаторов расположены взаимно ортогонально на противоположных сторонах соединительной платы и соответственно электрически и механически соединены информационными входами и выходами с контактными площадками групп выводов соединительной платы. 2 н.п. ф-лы, 6 ил.

 

Изобретения относятся к области вычислительной техники и могут быть использованы при разработке базовых конструкций и базовых технологий для производства сложных электронных компонентов, приборов и электронных систем на основе интегральной и гибридной технологии - «электронные системы на кристалле»; при проектировании электронных систем с динамически перестраиваемой архитектурой; при разработке моделирующих комплексов и тренажеров на основе физических моделей цифровых и аналоговых электрических схем и т.д.

Известны устройства трехмерной интеграции: «чип на чип», «чип на пластину» и «пластина на пластину» («Создан первый «воистину трехмерный» процессор» - http://www.cnews.ru, сентябрь 2008 г.; Д.Леканов «Трехмерная интеграция: технологии пластина-на-пластине и чип на пластине», ЗАО «Предприятие Остек», Поверхностный монтаж, №11-12, ноябрь-декабрь 2008 г.; патент РФ №2335821 «Трехмерный электронный модуль», приоритет 01.09.2007 г.; патент РФ №2336595 «Способ изготовления объемных мини-модулей», приоритет от 09.01.2006 г.).

В этих устройствах принципиально не решена проблема перехода от традиционной плоскостной конструктивной базы к пространственной конструктивной базе, а переход «от плоскости к пространству» представляет собой различные варианты компоновки чипов, пластин и других типовых элементов замены в 3-мерную конструкцию на основе традиционной плоскостной конструктивной базы. При этом сохраняется весь комплекс научных, технических и технологических проблем, присущий традиционной плоскостной конструктивной базе, который ограничивает предельный достигаемый уровень техники и темпы прогресса.

Недостатками известных аналогов является сложность конструктивного исполнения.

Известна коммутационная среда (патент РФ №2280891, МПК G06F 15/163, приоритет 06.12.2001 г.), содержащая три группы матричных коммутаторов, каждый из которых содержит группу информационных входов, группу информационных выходов и группу управляющих входов, причем одноименные j-e информационные выходы первой группы матричных коммутаторов подключены к информационным входам матричных коммутаторов второй группы матричных коммутаторов, одноименные i-e информационные выходы первой группы матричных коммутаторов подключены к информационным входам матричных коммутаторов третьей группы матричных коммутаторов. Информационные входы матричных коммутаторов первой группы матричных коммутаторов являются N информационными входами коммутационной среды, а информационные выходы матричных коммутаторов второй и третьей групп матричных коммутаторов являются информационными выходами коммутационной среды.

Аналог выполнен на основе традиционной плоскостной конструктивной базы.

Недостатком известного аналога является сложность конструктивного исполнения.

Известна коммутационная среда (патент РФ №2092896, МПК G06F 15/163, приоритет 03.09.1993 г.), выбранная в качестве прототипа, содержащая первую группу из F матричных коммутаторов (V×V), каждый из которых содержит группу информационных входов, группу информационных выходов и группу управляющих входов, вторую группу из Q матричных коммутаторов (F×H), каждый из которых содержит группу информационных входов, группу информационных выходов и группу управляющих входов, соединенных одноименными j-ми (j=(V-Р+1), V) информационными выходами матричных коммутаторов первой группы матричных коммутаторов соответственно с F информационными входами u-го (u=1, Q) матричного коммутатора второй группы матричных коммутаторов, а также группами информационных входов первой группы матричных коммутаторов соответственно с N информационными входами коммутационной среды, кроме того, группами информационных выходов второй группы матричных коммутаторов соответственно с М информационными выходами коммутационной среды, а группами управляющих входов матричных коммутаторов первой и второй групп матричных коммутаторов с управляющими входами коммутационной среды.

Прототип выполнен на основе традиционной плоскостной конструктивной базы.

Недостатком прототипа являются сложность конструктивного исполнения.

Задачей предлагаемых изобретений является упрощение конструктивного исполнения коммутационной среды.

Поставленная задача решена за счет того, что пространственная коммутационная среда по первому варианту, также как в прототипе, содержит первую и вторую группы матричных коммутаторов, каждый из которых содержит группу информационных входов и группу информационных выходов, причем одноименные информационные выходы матричных коммутаторов первой группы соединены соответственно с информационными входами матричного коммутатора второй группы, группы информационных входов матричных коммутаторов первой группы соединены соответственно с N информационными входами пространственной коммутационной среды, а группы информационных выходов матричных коммутаторов второй группы соединены соответственно с М информационными выходами пространственной коммутационной среды.

Согласно изобретению в пространственной коммутационной среде по первому варианту первая и вторая группы матричных коммутаторов расположены взаимно ортогонально и соединены в 3D-решетчатую структуру, причем в узлах 3D-решетчатой структуры информационные входы матричных коммутаторов первой группы расположены соответственно вдоль координатной оси X, а информационные выходы матричных коммутаторов второй группы расположены соответственно вдоль координатной оси Y, а соединенные информационные выходы матричных коммутаторов первой группы и информационные входы матричных коммутаторов второй группы расположены соответственно вдоль координатной оси Z.

Поставленная задача также решена за счет того, что пространственная коммутационная среда по второму варианту, также как и в прототипе, содержит первую и вторую группы матричных коммутаторов, каждый из которых содержит группу информационных входов и группу информационных выходов, причем группы информационных входов матричных коммутаторов первой группы соединены соответственно с N информационными входами пространственной коммутационной среды, а группы информационных выходов матричных коммутаторов второй группы соединены соответственно с M информационными выходами пространственной коммутационной среды.

Согласно изобретению пространственная коммутационная среда по второму варианту дополнительно содержит соединительную плату, содержащую группы выводов с контактными площадками, расположенными в виде матрицы на противоположных сторонах соединительной платы, при этом первая и вторая группы матричных коммутаторов расположены взаимно ортогонально на противоположных сторонах от соединительной платы, причем матричные коммутаторы первой группы информационными выходами соединены соответственно с контактными площадками группы выводов соединительной платы, а матричные коммутаторы второй группы информационными входами соединены соответственно с контактными площадками группы выводов соединительной платы.

Таким образом, в изобретениях, путем перехода от традиционной плоскостной конструктивной базы к пространственной конструктивной базе, решена задача упрощения конструктивного исполнения коммутационной среды, что позволяет использовать эти устройства для создания высокоэффективных базовых конструкций и базовых технологий для производства сложных электронных компонентов, приборов и электронных систем на основе интегральной и гибридной технологии - «электронных систем на кристалле».

Пространственные коммутационные среды по первому и второму вариантам с однократно программируемыми электрическими соединениями предназначены преимущественно для создания базовых конструкций и базовых технологий для производства продукции общего назначения, имеющих упрощенную технологию, низкую стоимость и малые габариты.

Пространственные коммутационные среды по первому и второму вариантам с перепрограммируемыми электрическими соединениями предназначены для создания базовых конструкций и базовых технологий для производства продукции специального назначения, в которых требуется обеспечение сверх высокой производительности, сверх высокой отказоустойчивости, сверх высокого процента выхода годных схем, адаптивности и возможности перестройки архитектуры электронных систем с достижением всех возможных целей реконфигурации дистанционно, например по радиосвязи и Интернету и др.

на фиг.1 представлена схема электрическая пространственной коммутационной среды по первому варианту;

на фиг.2 представлен чертеж конструкции пространственной коммутационной среды по первому варианту;

на фиг.3 представлена схема электрическая пространственной коммутационной среды по второму варианту;

на фиг.4 представлен чертеж конструкции пространственной коммутационной среды по второму варианту;

на фиг.5 представлена схема электрическая матричного коммутатора с однократно программируемыми электрическими соединениями;

на фиг.6 представлена схема электрическая узла пространственной коммутационной среды по первому варианту.

Пространственная коммутационная среда по первому варианту (фиг.1) содержит первую 1 (МК 1.1…МК 1.К) и вторую 2 (МК 2.1…МК 2.К) группы матричных коммутаторов, каждый из которых содержит группу информационных входов 3 и группу информационных выходов 4.

Одноименные информационные выходы 4 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К) соединены соответственно с информационными входами 3 матричного коммутатора второй группы 2 (МК 2.1…МК 2.К).

Группы информационных входов 3 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К) являются N информационными входами 5 пространственной коммутационной среды.

Группы информационных выходов 4 матричных коммутаторов второй группы 2 (МК 2.1…МК.К) являются М информационными выходами 6 пространственной коммутационной среды.

Первая 1 (МК 1.1…МК 1.К) и вторая 2 (МК 2.1…МК 2.К) группы матричных коммутаторов расположены взаимно ортогонально и соединены в 3D-решетчатую структуру, образуя узлы 7 (фиг.2).

В каждом узле 7 3D-решетчатой структуры информационные входы 3 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К) расположены соответственно вдоль координатной оси X, информационные выходы 4 матричных коммутаторов второй группы 2 (МК 2.1…МК 2.К) расположены соответственно вдоль координатной оси Y, а соединенные информационные выходы 4 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К) и информационные входы 3 матричных коммутаторов второй группы 2 (МК 2.1…МК 2.К) расположены соответственно вдоль координатной оси Z.

Пространственная коммутационная среда по второму варианту (фиг.3) содержит первую 1 (МК 1.1…МК 1.К) и вторую 2 (МК 2.1…МК 2.К) группы матричных коммутаторов, каждый из которых содержит группу информационных входов 3 и группу информационных выходов 4.

Группы информационных входов 3 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К) соединены соответственно с N информационными входами 5 пространственной коммутационной среды.

Группы информационных выходов 4 матричных коммутаторов второй группы 2 (МК 2.1…МК 2.К) соединены соответственно с М информационными выходами 6 пространственной коммутационной среды.

Эта пространственная коммутационная среда дополнительно содержит соединительную плату 7 (СП), в которой группы 8 выводов с контактными площадками расположены в виде матрицы на противоположных сторонах.

Первая 1 (МК 1.1…МК 1.К) и вторая 2 (МК 2.1…МК 2.К) группы матричных коммутаторов расположены взаимно ортогонально на противоположных сторонах от соединительной платы 7 (СП) (фиг.4).

Матричные коммутаторы первой группы 1 (МК 1.1…МК 1.К) информационными выходами 4 электрически и механически соединены соответственно с контактными площадками группы 8 выводов соединительной платы 7 (СП).

Матричные коммутаторы второй группы 2 (МК 2.1…МК 2.К) информационными входами 3 электрически и механически соединены соответственно с контактными площадками группы выводов 8 соединительной платы 7 (СП).

В качестве матричных коммутаторов могут быть использованы матричные коммутаторы (16×16) AD 75019 с аналоговыми ключами или матричные коммутаторы с однократно программируемыми электрическими соединениями, например пережигаемыми «плавкими перемычками».

Каждый матричный коммутатор (фиг.5) содержит группу информационных входов 3, связанных с вертикальными шинами, и группу информационных выходов 4, связанных с горизонтальными шинами. Программируемые электрические соединения (ПЭС) 9 установлены в точках пересечения вертикальных и горизонтальных шин матричного коммутатора.

В узле 7 3D-решетчатой структуры (фиг.6) программируемые электрические соединения (ПЭС) 9 установлены в точках пересечения шин, расположенных вдоль координатных осей X и Z, а также в точках пересечения шин, расположенных вдоль координатных осей Y и Z.

При программировании матричных коммутаторов «замыкание» соответствующей пары информационных входа и выхода может быть осуществлено коммутацией двунаправленного или аналогового ключа при подаче на него управляющего сигнала или, в случае применения пережигаемых «плавких перемычек», подачей импульса тока на соответствующую пару информационных входа и выхода.

В качестве соединительной платы 7 (СП) могут быть использованы аналогичные по назначению конструктивные элементы в известных устройствах (патент РФ №2335821 «Трехмерный электронный модуль», приоритет 01.09.2007 г.; патент РФ №2336595 «Способ изготовления объемных мини-модулей», приоритет от 09.01.2006 г. и др.).

Работу устройств рассмотрим на следующих примерах.

Пример 1: объединяемые в одну цепь информационные входы 5 принадлежат одному из матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К).

Программируем соответствующий матричный коммутатор первой группы 1 (МК 1.1…МК 1.К) таким образом, чтобы соответствующие информационные входы 3, связанные с объединяемыми в одну электрическую цепь информационными входами 5 пространственной коммутационной среды, были «замкнуты» на один информационный выход 4 этого матричного коммутатора. В этом случае каждая реализуемая электрическая цепь содержит два последовательно соединенных программируемых электрических соединения 9 (ПЭС).

Пример 2: объединяемые в одну цепь информационные входы 5 принадлежат разным матричным коммутаторам первой группы 1 (МК 1.1…МК 1.К.).

Программируем соответствующие матричные коммутаторы первой группы 1 (МК 1.1…МК 1.К) таким образом, чтобы информационные входы 3 этих матричных коммутаторов, соединенные с объединяемыми в одну цепь информационными входами 5 пространственной коммутационной среды, были «замкнуты» на одноименные информационные выходы 4. Затем программируем соответствующий матричный коммутатор второй группы 2 (МК 2.1…МК 2.К) таким образом, чтобы соответствующие информационные входы 3 этого матричного коммутатора, соединенные с информационными выходами 4 матричных коммутаторов первой группы 1 (МК 1.1…МК 1.К), были «замкнуты» на один информационный выход 4. В этом случае каждая реализуемая электрическая цепь содержит четыре последовательно соединенных программируемых электрических соединения 9 (ПЭС).

Программированием матричных коммутаторов первой 1 (МК 1.1…МК 1.К) и второй 2 (МК 2.1…МК 2.К) групп реализуют все электрические соединения на множестве информационных входов 5.

1. Пространственная коммутационная среда, содержащая первую и вторую группы матричных коммутаторов, каждый из которых содержит группу информационных входов и группу информационных выходов, причем одноименные информационные выходы матричных коммутаторов первой группы соединены соответственно с информационными входами матричного коммутатора второй группы, группы информационных входов матричных коммутаторов первой группы соединены соответственно с N информационными входами пространственной коммутационной среды, а группы информационных выходов матричных коммутаторов второй группы соединены соответственно с М информационными выходами пространственной коммутационной среды, отличающаяся тем, что первая и вторая группы матричных коммутаторов расположены взаимно ортогонально и соединены в 3D-решетчатую структуру, причем в узлах 3D-решетчатой структуры информационные входы матричных коммутаторов первой группы расположены соответственно вдоль координатной оси X, а информационные выходы матричных коммутаторов второй группы расположены соответственно вдоль координатной оси Y, а соединенные информационные выходы матричных коммутаторов первой группы и информационные входы матричных коммутаторов второй группы расположены соответственно вдоль координатной оси Z.

2. Пространственная коммутационная среда, содержащая первую и вторую группы матричных коммутаторов, каждый из которых содержит группу информационных входов и группу информационных выходов, причем группы информационных входов матричных коммутаторов первой группы соединены соответственно с N информационными входами пространственной коммутационной среды, а группы информационных выходов матричных коммутаторов второй группы соединены соответственно с М информационными выходами пространственной коммутационной среды, отличающаяся тем, что дополнительно содержит соединительную плату, содержащую группы выводов с контактными площадками, расположенными в виде матрицы на противоположных сторонах соединительной платы, при этом первая и вторая группы матричных коммутаторов расположены взаимно ортогонально на противоположных сторонах от соединительной платы, причем матричные коммутаторы первой группы информационными выходами соединены соответственно с контактными площадками группы выводов соединительной платы, а матричные коммутаторы второй группы информационными входами соединены соответственно с контактными площадками группы выводов соединительной платы.



 

Похожие патенты:

Изобретение относится к вычислительным модулярным нейрокомпьютерным системам и предназначено для выполнения основной операции деления модулярных чисел. .

Изобретение относится к компьютерным системам, а именно к способам, системам и компьютерным программным продуктам для создания структур баз данных и для сохранения данных в ответ на атрибуты.

Изобретение относится к средствам обеспечения индексированной временной шкалы для воспроизведения видеоданных. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к области вычислительной техники и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к вычислительным системам, которые осуществляют арифметические операции с конечными числами. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ

Изобретение относится к вычислительной технике, информационно-измерительной радиотехнике и может быть использовано в качестве источника подкачки энтропии в систему генерирования случайных чисел для различных устройств информационной безопасности

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ

Изобретение относится к средствам получения разрешенных кодовых комбинаций
Наверх