Дифференциальный усилитель с малым напряжением смещения нуля

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля). Технический результат: уменьшение абсолютного значения напряжения смещения и его температурного дрейфа. Дифференциальный усилитель содержит входной параллельно-балансный каскад (ПБК) (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого соединен с первым (2) токовым выходом входного ПБК (1), а выход подключен ко второму (3) токовому выходу входного ПБК (1) и базе входного транзистора (Т) (5) выходного буферного усилителя, Т (6) источника опорного тока, коллектор которого подключен к выходу устройства (7) и соединен с эмиттером входного Т (5), а эмиттер связан с первой шиной (8) источника питания. База Т (6) источника опорного тока связана со входом токового зеркала (4) через дополнительную цепь согласования потенциалов (9), а эмиттер Т (6) источника опорного тока связан с первой шиной (8) источника питания через дополнительный токостабилизирующий двухполюсник (10). 10 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ДУ.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте США №4629997, fig.4, которая также присутствует в большом числе других патентов [1-23].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной параллельно-балансный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного параллельно-балансного каскада 1, а выход подключен ко второму 3 токовому выходу входного параллельно-балансного каскада 1 и базе второго транзистора 5 выходного буферного усилителя, транзистор 6 источника опорного тока, коллектор которого подключен к выходу устройства 7 и соединен с эмиттером входного транзистора 5 выходного буферного усилителя, а эмиттер связан с первой 8 шиной источника питания, предусмотрены новые элементы и связи - база транзистора 6 источника опорного тока связана со входом токового зеркала 4 через дополнительную цепь согласования потенциалов 9, а эмиттер транзистора 6 источника опорного тока связан с шиной источника питания 8 через дополнительный токостабилизирующий двухполюсник 10.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения. На чертежах фиг.3 - фиг.5 показаны частные случаи выполнения цепи согласования потенциалов 9.

На чертеже фиг.6 показана схема дифференциального усилителя - прототипа, а на чертеже фиг.7 - заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.8 приведены температурные зависимости напряжения смещения нуля схем фиг.6 - фиг.7.

На чертеже фиг.9 приведена модернизированная схема фиг.7 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», в которую введен дополнительный транзистор терморадиационной компенсации VT11, а на чертеже фиг.10 - зависимость напряжения смещения нуля от температуры схемы фиг.6 (прототип) и схемы фиг.9.

Дифференциальный усилитель фиг.2 содержит входной параллельно-балансный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного параллельно-балансного каскада 1, а выход подключен ко второму 3 токовому выходу входного параллельно-балансного каскада 1 и базе второго транзистора 5 выходного буферного усилителя, транзистор 6 источника опорного тока, коллектор которого подключен к выходу устройства 7 и соединен с эмиттером входного транзистора 5 выходного буферного усилителя, а эмиттер связан с первой 8 шиной источника питания. База транзистора 6 источника опорного тока связана со входом токового зеркала 4 через дополнительную цепь согласования потенциалов 9, а эмиттер транзистора 6 источника опорного тока связан с шиной источника питания 8 через дополнительный токостабилизирующий двухполюсник 10.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

В качестве подсхемы 1 могут применяться различные каскады - на полевых транзисторах, с разным построением цепей стабилизации статического режима. Будем считать, что токи выходов 2 и 3 одинаковы и равны по величине току I₀:

При этом ток двухполюсника 10

где n - коэффициент пропорциональности.

В этой связи токи базы транзисторов 5 и 6

где I_б.р=I_э.i/β_i, - ток базы n-p-n транзисторов 4, 5, 13, 14, 10 при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы n-p-n транзистора;

m - коэффициент пропорциональности.

При коэффициенте передачи тока цепи согласования потенциала 9 К_i ее выходной ток

Поэтому выходной ток токового зеркала 4

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=mI_б.р - ток базы n-p-n транзистора 5.

Подставляя (2)÷(6) в (7), находим, что разностный ток, определяющий U_см

Как следствие, при I_р=0 не требуется смещения нуля ДУ1 фиг.2 на величину U_см, подача которого на его входы Bx.⁽⁺⁾1, Bx.^(-)2 компенсирует разностный ток I_р в узле «А».

Для получения I_p=0 коэффициенты n, m и К_i должны удовлетворять условию

В первом частном случае (n=m=1) должно быть

При m=1, n=2 коэффициент передачи тока

В первом (10) случае необходимо использовать схемы фиг.3 или фиг.4. Во втором (11) - схему фиг.5.

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны преобразования S входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

В частном случае (фиг.2):

где r_э11=r_э12 - сопротивления эмиттерных переходов входных транзисторов 11 и 12 дифференциального каскада 1.

Поэтому для частной схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ДУ-прототипе (фиг.1) I_p≠0, поэтому здесь систематическая составляющая U_см получается на порядок больше (U_см=-1,2 мВ), чем в заявляемой схеме U_см=64 мкВ, (фиг.8)).

Компьютерное моделирование схем фиг.6 - фиг.7 подтверждает (фиг.8) данные теоретические выводы.

Если необходимо обеспечить симметрию амплитуд положительных и отрицательных полуволн выходного напряжения ДУ фиг.2, то следует ввести вспомогательные цепи смещения потенциалов V4 и V1 (фиг.6).

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.9 предусмотрен транзистор VT11, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через р-n переход транзистора VT8. Это уменьшает производную dU_см/dT при t°>80°C (фиг.10). При высококачественных технических процессах необходимость введения транзисторов терморадиационной компенсации отпадает.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США №4042886.

2. Патент Японии JP 10032437.

3. Патент Японии JP 2005033558.

4. Патент США №4595883, fig.4.

5. Патентная заявка США №2005/0063270А1, fig.2.

6. Патент США №5166638, fig.1.

7. Патент США №5537081, fig.3.

8. Патент США №6114904.

9. Патент Франции FR №2227574, fig.1, fig.3b, fig.4b.

10. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.159, операционные усилители 574УДЗ.

11. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додлэка-XXI», 2001. - С.280, операционные усилители 1407УД3, 1416УД1.

12. Патент США №5365191, fig.9.

13. Патент США №5568090.

14. Патент США №4629997.

15. Патентная заявка США 2009/0021306, fig.2.

16. Патент США №4223276, fig.1, fig.2.

17. Патентная заявка США 2008/0061877, fig.6.

18. Патентная заявка США 2006/0202761.

19. Патент США №4338527, fig.3.

20. Патент Японии 54-37561 Н03F 3/45, fig.2, fig.4.

21. Патент Японии 54004131.

22. Патент США №5144259, fig.1.

23. Патент США №6922105, fig.7.

Дифференциальный усилитель с малым напряжением смещения нуля, содержащий входной параллельно-балансный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого соединен с первым (2) токовым выходом входного параллельно-балансного каскада (1), а выход подключен ко второму (3) токовому выходу входного параллельно-балансного каскада (1) и базе входного транзистора (5) выходного буферного усилителя, транзистор (6) источника опорного тока, коллектор которого подключен к выходу устройства (7) и соединен с эмиттером входного транзистора (5) выходного буферного усилителя, а эмиттер связан с первой (8) шиной источника питания, отличающийся тем, что база транзистора (6) источника опорного тока связана со входом токового зеркала (4) через дополнительную цепь согласования потенциалов (9), а эмиттер транзистора (6) источника опорного тока связан с шиной источника питания (8) через дополнительный токостабилизирующий двухполюсник (10).