Дифференциальный операционный усилитель

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля). Технический результат: уменьшение абсолютного значения Uсм и его температурного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого связан с первым (2) токовым выходом входного дифференциального каскада (1), а выход соединен с базой входного транзистора (Т) (5) буферного усилителя (6), первый (7) токостабилизирующий двухполюсник (ТД). В схему введены первый (8) и второй (9) дополнительные Т, база первого Т (8) соединена со входом токового зеркала (4), коллектор связан с шиной источника питания (10), эмиттер подключен ко второму (3) токовому выходу входного дифференциального каскада (1), а коллектор второго Т (9) соединен с выходом токового зеркала (4), эмиттер связан с первым ТД (7), а база подключена к эмиттеру входного Т (5) буферного усилителя (6), а также выходу устройства и второму (11) дополнительному ТД. 1 з.п. ф-лы, 8 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с несимметричным включением неуправляемой активной нагрузки. Такие ОУ имеют одноканальную структуру входного каскада и характеризуются меньшими фазовыми искажениями сигнала по петле общей отрицательной обратной связи. Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4366442 фиг.2, которая также присутствует в большом числе других патентов, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов несимметрично включенные управляемые токовые зеркала или неуправляемые токостабилизирующие двухполюсники.

Существенный недостаток известного ОУ фиг.1 состоит в том, что в связи с несимметрией архитектуры он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см).

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход соединен с базой входного транзистора 5 буферного усилителя 6, первый 7 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи - в схему введены первый 8 и второй 9 дополнительные транзисторы, база первого 8 дополнительного транзистора соединена со входом токового зеркала 4, коллектор связан с шиной источника питания 10, эмиттер подключен ко второму 3 токовому выходу входного дифференциального каскада 1, а коллектор второго 9 дополнительного транзистора соединен с выходом токового зеркала 4, эмиттер связан с первым 7 токостабилизирующим двухполюсником, а база подключена к эмиттеру входного транзистора 5 буферного усилителя 6, а также выходу устройства и второму 11 дополнительному токостабилизирующему двухполюснику.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и 2 формулы изобретения. На фиг.3 приведен пример классической реализации схемы фиг.2 с учетом р-n переходов на подложку.

На фиг.4 и 5 показаны схемы дифференциального ОУ-прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.6 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.4 и 5.

На фиг.7 приведена схема фиг.3 в среде PSpice.

На фиг.8 показаны графики температурной зависимости напряжения смещения нуля схем фиг.4 и 7.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход соединен с базой входного транзистора 5 буферного усилителя 6, первый 7 токостабилизирующий двухполюсник. В схему введены первый 8 и второй 9 дополнительные транзисторы, база первого 8 дополнительного транзистора соединена со входом токового зеркала 4, коллектор связан с шиной источника питания 10, эмиттер подключен ко второму 3 токовому выходу входного дифференциального каскада 1, а коллектор второго 9 дополнительного транзистора соединен с выходом токового зеркала 4, эмиттер связан с первым 7 токостабилизирующим двухполюсником, а база подключена к эмиттеру входного транзистора 5 буферного усилителя 6, а также выходу устройства и второму 11 дополнительному токостабилизирующему двухполюснику.

На фиг.2, в соответствии с п.2 формулы изобретения, вход токового зеркала 4 связан с первым 2 токовым выходом входного дифференциального каскада 1 через дополнительный двухполюсник 12.

В схеме фиг.3 двухполюсники 15, 7 и 11 реализованы на основе транзисторов 15, 16, 17 и 18, а также резисторов 25, 26, 27 и 28. Элементы 19, 20, 21, 22, 23, 24 моделируют р-n переходы на подложку транзисторов 14, 15, 16, 17, 9 и 24.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если ток двухполюсника 15 равен величине 2I₀, а токи двухполюсников 7 и 11 - величине I₀ (I₇=I₁₁=I₀), то токи коллекторов транзисторов схемы:

где I_б.р=I_э.i/β_i - ток базы n-р-n транзисторов при эмиттерном токе

I_э.i=I₀;

I_вх.4, I_вых.4 - входной и выходной токи токового зеркала 4;

β_i - коэффициент усиления по току базы транзисторов.

Из рассмотрения схемы фиг.2 следует, что разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=I_б.5=I_б.р - ток базы р-n-p транзистора 5.

Таким образом, в заявляемом устройстве при выполнении условия (6) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_p в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вx в выходной ток узла «А»:

где r_э13=r_э14 - сопротивления эмиттерных переходов входных транзисторов 13 и 14 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше, чем в заявляемой схеме (фиг.4, 5, 6).

Компьютерное моделирование схем фиг.4 и 5 подтверждает (фиг.6) данные теоретические выводы.

Кроме того, несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий, предлагаемый ОУ имеет в этих условиях меньшее напряжение смещения нуля, чем ОУ-прототип.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Библиографический список

1. Патент США №4415868, фиг.3.

2. Патент ФРГ №2928841, фиг.3.

3. Патент Японии JP 54-34589, кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98 (5) А21.

6. Патент США №4366442, фиг.2.

7. Патент США №6426678.

8. Патентная заявка США 2007/0152753, фиг.5c.

9. Патент США №6531920, фиг.4.

10. Патент США №4262261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП Радиософт, 2002. - 272 с. - Рис.9.3 (стр.235).

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого связан с первым (2) токовым выходом входного дифференциального каскада (1), а выход соединен с базой входного транзистора (5) буферного усилителя (6), первый (7) токостабилизирующий двухполюсник, отличающийся тем, что в схему введены первый (8) и второй (9) дополнительные транзисторы, база первого (8) дополнительного транзистора соединена со входом токового зеркала (4), коллектор связан с шиной источника питания (10), эмиттер - подключен ко второму (3) токовому выходу входного дифференциального каскада (1), а коллектор второго (9) дополнительного транзистора соединен с выходом токового зеркала (4), эмиттер - связан с первым (7) токостабилизирующим двухполюсником, а база подключена к эмиттеру входного транзистора (5) буферного усилителя (6), а также выходу устройства и второму (11) дополнительному токостабилизирующему двухполюснику.

2. Устройство по п.1, отличающееся тем, что вход токового зеркала (4) связан с первым (2) токовым выходом входного дифференциального каскада (1) через дополнительный двухполюсник (12).