Способ преобразования позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов и функциональная структура для его реализации (варианты русской логики)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия выполнения арифметических операций. В одном варианте функциональная структура выполнена с использованием элементов, реализующих логические функции И, ИЛИ и НЕ. При этом каждый «j»-ый разряд функциональной структуры выполнен в виде положительного и условно отрицательного канала преобразования входных аргументов nj «j»-го разряда и «j-1»-го разряда, в положительном канале результирующие аргументы формируют посредством логических функций И1, И2, И3, логической функции НЕ1 и логической функции ИЛИ1, в условно отрицательном канале результирующие аргументы формируют посредством логических функций И4, И5, И6, логической функции НЕ2 и логической функции ИЛИ2. 5 н.п. ф-лы

 

Текст описания приведен в факсимильном виде.

1. Способ преобразования позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов, отличающийся тем, что позиционно-знаковые аргументы ±[nj]f(+/-) позиционно-информационных аналоговых сигналов в их последовательности, начиная с младших разрядов, объединяют в группу, в которую включают положительный и условно отрицательный аргумент +nj, -nj условно «j» разряда и положительный и условно отрицательный аргумент +nj-1, -nj-1 условно «j-1» разряда входной позиционно-знаковой структуры аргументов ±[nj]f(+/-), которые анализируют на активность в каждом условно «j» и «j-1» разрядах в отдельности посредством положительной и условно отрицательной функциональной логической структуры и формируют положительные результирующие аргументы +nj, +nj-1 и условно отрицательные аргументы и -nj и -nj-1 в соответствующих условно «j» и «j-1» разрядах, которые активизируют как при активности только одного из входных аргументов +nj, -nj или +nj-1, -nj-1 в группе, так и при одновременной активности в группе условно «j» и «j-1» разрядах любых двух противоположных по условному знаку входных аргументов +nj, -nj с информационным содержанием «+2» или «-2» и +nj-1, -nj-1 с информационным содержанием «+1» или «-1» в соответствии с обратными арифметическими аксиомами «+2-1»→«+1» и «-2+1»→«-1» и в соответствии с логико-динамическим процессом преобразования аргументов вида

где и положительный и условно отрицательный аргументы позиционно-знаковой системы счисления ±[nj]f(+/-) и системы счисления с минимизированным числом активных аргументов ±[nj]f(+/-)min материализованы посредством аналоговых сигналов.

2. Способ преобразования позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов, отличающийся тем, что позиционно-знаковые аргументы ±[nj]f(+/-) позиционных аналоговых сигналов в их последовательности, начиная с младших разрядов, объединяют в группу из положительного и условно отрицательного аргумента +nj и -nj условно «j» разряда и аргументов +nj-1 и -nj-1 условно «j-1» разряда входной позиционно-знаковой структуры аргументов ±[nj]f(+/-), которые посредством положительной и условно отрицательной функциональной логической структуры +f(&) и -f(&) активизируют положительные результирующие аргументы аналогового сигнала +nj, +nj-1 и условно отрицательные аргументы аналогового сигнала -nj, -nj-1 условно «j» и «j-1» разрядов, при этом результирующие аргументы +nj и -nj аналогового сигнала в условно «j» разряде активизируют в положительной и условно отрицательной функциональной логической структуре +f(&) и -f(&) посредством логических функций f1(&)-И и f4(&)-И только если в их системах одновременно активен как положительный аргумент +nj или условно отрицательный аргумент -nj условно «j» разряде, так и активен условно отрицательный аргумент - n j-1 или положительный аргумент + n j-1 с измененным уровнем аналогового сигнала условно «j-1» разряда, в котором изменение уровня аналогового сигнала выполняют посредством логических функций f1(&)-НЕ и f2(&)-HE, а положительный результирующий аргумент аналогового сигнала +nj-1 в условно «j-1» разряде активизируют в положительной функциональной структуре +f(&) с выходной логической функцией f1(})-ИЛИ посредством логических функций f2(&)-И и f3(&)-И, а в условно отрицательной функциональной логической структуре -f(&) с выходной логической функцией f2(})-ИЛИ результирующий условно отрицательный аргумент -nj-1 в условно «j-1» разряде активизируют посредством логических функций f5(&)-И и f6(&)-И в двух ситуациях, когда в системе логических функций f2(&)-И и f5(&)-И одновременно активны аргументы аналогового сигнала +nj и -nj-1 или -nj и +nj-1 условно «j» и «j-1» разрядов, или когда в системе логических функций f3(&)-И и f6(&)-И одновременно активны аргументы аналогового сигнала и - n j и + n j с измененным уровнем аналогового сигнала посредством логических функций f1(&)-HE и f2(&)-HE условно «j» разряда, и активны аргументы аналогового сигнала +nj-1 и -nj-1 условно «j-1» разряда в соответствии с математической моделью вида

где - логическая функция f1(&)-И; - логическая функция f1(})-ИЛИ;
«=& 1=» - логическая функция f1(&)-НЕ изменения уровня входных аналоговых сигналов.

3. Функциональная структура преобразователя позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов, отличающаяся тем, что структура преобразователя выполнена в виде положительного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f1(&)-И, f1(&)-HE и логические функции f2(&)-И, f3(&)-И, f1(})-ИЛИ соответственно, и условно отрицательного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f4(&)-И, f2(&)-HE и логические функции f5(&)-И, f6(&)-И, f2(})-ИЛИ соответственно, при этом функциональные связи в функциональной структуре выполнены в соответствии с математической моделью вида

4. Функциональная структура преобразователя позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов, отличающаяся тем, что структура преобразователя выполнена в виде положительного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f1(}&)-ИЛИ-HE, f1(&)-НЕ и логические функции f1(&)-И-HE, f2(&)-И-HE, f3(&)-И-HE соответственно, и условно отрицательного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f2(}&)-ИЛИ-НЕ, f2(&)-HE и логические функции f4(&)-И-HE, f5(&)-И-HE, f6(&)-И-HE соответственно, при этом функциональные связи в функциональной структуре выполнены в соответствии с математической моделью вида

где логическая функция f1(&)-И-НЕ; - логическая функция f1(}&)-ИЛИ-НЕ.

5. Функциональная структура преобразователя позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов, отличающаяся тем, что структура преобразователя выполнена в виде положительного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f1(}&)-ИЛИ-HE, f1(&)-НЕ и логические функции f1(})-ИЛИ, f2(})-ИЛИ, f1(&)-И-HE соответственно, и условно отрицательного канала с условно «j» и «j-1» разрядами, в которые введены логические функции f2(}&)-ИЛИ-HE, f2(&)-HE и логические функции f3(})-ИЛИ, f4(})-ИЛИ, f2(&)-И-HE соответственно, при этом функциональные связи в функциональной структуре выполнены в соответствии с математической моделью вида



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к средствам вычислительной техники и может быть использовано в оптических устройствах обработки информации при разработке и создании оптических вычислительных машин и приемопередающих устройств.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах.

Изобретение относится к области радиотехники и связи и может быть использовано при реализации дискретно-аналоговых устройств обработки: фильтров, усилителей, корректоров.

Изобретение относится к области автоматического регулирования и может быть использовано в корректирующих устройствах следящих систем и измерительных приборах. .

Изобретение относится к автоматике, вычислительной технике, в частности к электроизмерительной технике. .

Изобретение относится к измерительной технике и может быть использовано в системах измерения и автоматического регулирования

Группа изобретений относится к автоматике и аналоговой вычислительной технике и предназначено для построения прецизионных аналоговых устройств управления в аэрокосмической технике, функциональных узлов аналоговых вычислительных машин, аналоговых процессоров. Техническим результатом является повышение точности вычисления интегральной функции входного напряжения. Устройство содержит интегратор, коммутатор, два замыкающих ключа, два блока аналоговой памяти, два сумматора. 2 н.п. ф-лы, 2 ил.

Группа изобретений относится к автоматике и аналоговой вычислительной технике и предназначена для создания прецизионных интеграторов аналоговых сигналов инерциальных приборов систем навигации и автоматического управления в ракетно-космических системах. Техническим результатом является повышение точности вычисления интегральной функции. Устройство содержит две одинаковые секции интегрирования, выполняющие интегрирование на двух последовательных временных участках, и сумматор, при этом каждая секция интегрирования содержит интегратор, два замыкающих ключа, коммутатор, два блока аналоговой памяти, сумматор. 2 н.п. ф-лы, 3 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и предназначено для создания прецизионных интеграторов аналоговых сигналов для инерциальных приборов систем навигации и автоматического управления в ракетно-космических системах. Техническим результатом является уменьшение габаритов устройства и повышение точности непрерывного интегрирования аналогового сигнала произвольной формы. Поставленная задача достигается за счет периодического сброса интеграторов в процессе интегрирования и суммирования интервальных значений интегральной функции входного напряжения, что позволяет значительно уменьшить емкости конденсаторов в цепях обратной связи операционных усилителей. 2 ил.

Изобретение относится к электронной измерительной технике и аналитическому приборостроению. Технический результат - повышение точности интегрирования входного напряжения за счет максимально возможного устранения перерывов в интегрировании напряжения входного источника. Аналоговый интегратор напряжения содержит источники входного и эталонного напряжений, два ключа, интегрирующий усилитель, суммирующий хронометр, блок управления, дифференцирующая RC-цепь, при этом основной и дополнительный ключи выполнены в виде выключателей. 2 з.п. ф-лы, 2 ил.

Изобретение относится к электронной измерительной технике и аналитическому приборостроению. Технический результат заключается в снижении нелинейности и повышении точности при интегрировании в широком диапазоне величин входных сигналов. Аналоговый интегратор содержит источники входного и эталонного напряжений, переключатель, основной интегрирующий усилитель, дополнительный интегрирующий усилитель, основной компаратор, суммирующий хронометр и блок управления, дополнительный компаратор и конденсатор, при этом первый и второй входы дополнительного компаратора подключены соответственно к выходу основного интегрирующего усилителя и к источнику входного напряжения, первый вход основного компаратора подключен к точке с нулевым потенциалом, выходы основного и дополнительного компараторов соединены с входами блока управления, выходы последнего соединены с переключателем и суммирующим хронометром, а конденсатор включен между второй выходной клеммой источника эталонного напряжения и входом основного интегрирующего усилителя. 3 з.п. ф-лы, 2 табл., 2 ил.

Изобретение относится к промышленной электронике, аналого-цифровой технике и схемотехнике и может быть использовано для интегрирования аналоговых электрических напряжений, изменяющихся во времени. Технический результат - уменьшение погрешности интегрирования. Аналоговый интегратор содержит два резистора, операционный усилитель и конденсатор, введено четыре дополнительных элемента и изменено включение элементов, первый дополнительный резистор включен между выходом имеющегося операционного усилителя и неинвертирующим входом дополнительного операционного усилителя, один из выводов второго дополнительного резистора подключен к общему выводу первого дополнительного резистора и неинвертирующего входа дополнительного операционного усилителя, другой вывод этого второго дополнительного резистора заземлен, дополнительный конденсатор включен параллельно первому дополнительному резистору, инвертирующий вход дополнительного операционного усилителя подключен к общему выводу имеющегося первого резистора, имеющегося конденсатора и инвертирующего входа имеющегося операционного усилителя, свободный вывод имеющегося конденсатора соединен с выходом дополнительного операционного усилителя, также этот выход образует выход аналогового интегратора относительно «земли». 1 ил.

Изобретение относится к промышленной электронике, импульсной технике и может быть использовано для интегрирования последовательностей импульсных сигналов различной формы. Технический результат - уменьшение погрешности интегрирования при использовании последовательностей импульсных входных сигналов. Аналоговый интегратор последовательности импульсных сигналов содержит операционный усилитель, формирователь управляющих импульсов, блок источников постоянных напряжений, четыре управляемых электронных ключа, резисторы, конденсатор и инвертор. 1 ил.

Изобретение относится к измерительной технике. Техническим результатом предлагаемого изобретения является повышение быстродействия и надежности работы устройства. Устройство для регистрации суммарного значения параметра содержит датчик параметра и усилитель, а также последовательно соединенные с выходом усилителя генератор управляемой частоты (ГУЧ) и преобразователь частоты в напряжение (ПЧН). Выход ПЧН подключен к выводам потенциометра, первый выход которого также соединен через входную цепь усилителя с первой выходной шиной датчика параметра, а движок потенциометра связан со второй выходной шиной датчика, выход ГУЧ при этом подключен к первому выходу устройства и к суммирующему счетчику импульсов. Технический эффект заключается в том, что применение следящей системы автоматического управления частотно-импульсного типа позволило исключить два следящих электродвигателя, редуктор и лекало по сравнению с прототипом, что существенно повысило быстродействие и надежность работы устройства для регистрации суммарного значения параметра. 1 ил.
Наверх