Дискретно-аналоговое устройство



Дискретно-аналоговое устройство

 


Владельцы патента RU 2432611:

Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" (RU)

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Техническим результатом является осуществление логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Устройство содержит пять аналоговых перемножителей, четыре аналоговых вычитателя, три аналоговых сумматора. 1 ил., 3 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).

Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или нескольких информационных выходах значения сигналов с уровнями логического нуля либо единицы, в зависимости от значений сигналов, подаваемых на их информационные входы.

К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.

В качестве прототипа выберем наиболее близкое по технической сути к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - ВАС, 1980. - 128 с., на стр.32, рис.2.10а). Рассматриваемое логическое устройство состоит и логических элементов "И-НЕ".

Первый информационный вход логического устройства соединен с первым информационным входом первого логического элемента "И-НЕ", а также с первым информационным входом второго логического элемента "И-НЕ". Второй информационный вход логического устройства соединен со вторым информационным входом первого логического элемента "И-НЕ", а также со вторым информационным входом третьего логического элемента "И-НЕ". Информационный выход второго логического элемента "И-НЕ" является первым информационным входом четвертого логического элемента "И-НЕ", а информационный выход третьего логического элемента "И-НЕ" является вторым информационным входом четвертого логического элемента "И-НЕ", выход которого является информационным выходом логического устройства.

Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.

В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако в ряде случаев для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.

Технической задачей, на решение которой направлено предлагаемое устройство, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Аналоговые значения от 0 (нет сигнала) до 1 (максимальный уровень сигнала) могут быть получены в дробных значениях путем дискретизации, например, принимаемой псевдослучайной последовательности, сформированной на основе характеристического полинома n-го порядка, где n≥3, путем нелинейного преобразования по заданной дискретной функции. Дискретизируют ее элементы с частотой, в k раз превышающей тактовую частоту принимаемой псевдослучайной последовательности, где k≥2.

Поставленная задача решается с помощью предлагаемого устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц, содержащего первый и второй информационный входы, дополнительно введены первый, второй, третий, четвертый и пятый аналоговые перемножители, первый, второй, третий и четвертый аналоговые вычитатели, первый, второй и третий аналоговые сумматоры. Первый информационный вход устройства в параллель соединен с первым информационным входом первого аналогового перемножителя, с первым информационным входом второго аналогового перемножителя и с первым информационным входом первого аналогового вычитателя. Второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя, со вторым информационным входом третьего аналогового перемножителя, со вторым информационным входом пятого аналогового перемножителя, со вторым информационным входом первого аналогового сумматора. Информационный выход первого аналогового перемножителя является вторым информационным входом второго аналогового перемножителя, вторым информационным входом третьего аналогового вычитателя и первым информационным входом третьего аналогового перемножителя. Информационный выход второго аналогового перемножителя является первым информационным входом четвертого аналогового перемножителя, первым информационным входом пятого аналогового перемножителя и вторым информационным входом второго аналогового вычитателя. Информационный выход третьего аналогового перемножителя является вторым информационным входом четвертого аналогового перемножителя и вторым информационным входом четвертого аналогового вычитателя. Информационный выход четвертого аналогового перемножителя является вторым информационным входом первого аналогового вычитателя. Информационный выход пятого аналогового перемножителя является первым информационным входом первого аналогового сумматора и второго аналогового сумматора. Информационный выход первого аналогового вычитателя является первым информационным входом второго аналогового вычитателя. Информационный выход второго аналогового вычитателя является первым информационным входом третьего аналогового вычитателя. Информационный выход третьего аналогового вычитателя является первым информационным входом третьего аналогового сумматора. Информационный выход четвертого аналогового вычитателя является вторым информационным входом третьего аналогового сумматора, выход которого является выходом логического устройства. Информационный выход первого аналогового сумматора является вторым информационным входом второго аналогового сумматора. Информационный выход второго аналогового сумматора является первым информационным входом четвертого аналогового вычитателя.

Для получения дискретно-аналогового устройства необходимо заменить логические операции соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в книге: А.А. Сикарев, О.Н. Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь. 1983, стр.200, рис.7.11.

В таблице 1 представлены реализуемые логическая и аналоговая функции инверсии, а также таблицы истинности рассматриваемых устройств.

Таблица 1
Логическое устройство Аналоговое устройство
Наименование Инвертор ("НЕ") Аналоговый инвертор
Реализуемая функция Отрицание (инверсия) y= y=1-
Таблица истинности x y x y
0 1 0 1
1 0 1 0

В таблице 2 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.

Таблица 2
Логическое устройство Аналоговое устройство
Наименование Конъюнктор ("И") Аналоговый конъюнктор
Реализуемая функция Конъюнкция
y=x1x2 y=x1x2
Таблица истинности x1 x2 y x1 x2 y
0 0 0 0 0 0
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 1 1 1

Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.

Аналоговое устройство реализует функцию:

,

где Y', x1, x2 - аналоговые значения.

В таблице 3 представлена таблица истинности предлагаемого устройства.

Таблица 3
x1 x2 Y Y'
0 0 0 0
0 1 1 1
1 0 1 1
1 1 0 0

Указанная новая совокупность признаков заявленного дискретно-аналогового устройства достигается за счет замены логических элементов соответствующими арифметическими и позволяет расширить функциональные возможности устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Предложенное устройство изображено на чертеже, на котором представлена структурная схема устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Устройства 1.1, 1.2, 1.3, 1.4, 1.5 представляют собой аналоговые перемножители, устройства 2.1, 2.2, 2.3, 2.4 представляют собой аналоговые вычитатели и устройства 3.1, 3.2, 3.3 представляют собой аналоговые сумматоры.

Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц состоит из первого, второго, третьего, четвертого и пятого аналоговых перемножителей 1.1, 1.2, 1.3, 1.4, 1.5, первого, второго, третьего, четвертого аналоговых вычитателей 2.1, 2.2, 2.3, 2.4 и первого, второго, третьего аналоговых сумматоров 3.1, 3.2, 3.3.

Первый информационный вход устройства в параллель соединен с первым информационным входом первого аналогового перемножителя 1.1, с первым информационным входом второго аналогового перемножителя 1.2 и с первым информационным входом первого аналогового вычитателя 2.1. Второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя 1.1, со вторым информационным входом третьего аналогового перемножителя 1.3, со вторым информационным входом пятого аналогового перемножителя 1.5, со вторым информационным входом первого аналогового сумматора 3.1.

Информационный выход первого аналогового перемножителя 1.1 является вторым информационным входом второго аналогового перемножителя 1.2, вторым информационным входом третьего аналогового вычитателя 2.3 и первым информационным входом третьего аналогового перемножителя 1.3. Информационный выход второго аналогового перемножителя 1.2 является первым информационным входом четвертого аналогового перемножителя 1.4, первым информационным входом пятого аналогового перемножителя 1.5 и вторым информационным входом второго аналогового вычитателя 2.2. Информационный выход третьего аналогового перемножителя 1.3 является вторым информационным входом четвертого аналогового перемножителя 1.4 и вторым информационным входом четвертого аналогового вычитателя 2.4. Информационный выход четвертого аналогового перемножителя 1.4 является вторым информационным входом первого аналогового вычитателя 2.1. Информационный выход пятого аналогового перемножителя 1.5 является первым информационным входом первого аналогового сумматора 3.1 и второго аналогового сумматора 3.2. Информационный выход первого аналогового вычитателя 2.1 является первым информационным входом второго аналогового вычитателя 2.2. Информационный выход второго аналогового вычитателя 2.2 является первым информационным входом третьего аналогового вычитателя 2.3. Информационный выход третьего аналогового вычитателя 2.3 является первым информационным входом третьего аналогового сумматора 3.3. Информационный выход четвертого аналогового вычитателя 2.4 является вторым информационным входом третьего аналогового сумматора 3.3, выход которого является выходом логического устройства. Информационный выход первого аналогового сумматора 3.1 является вторым информационным входом второго аналогового сумматора 3.2. Информационный выход второго аналогового сумматора 3.2 является первым информационным входом четвертого аналогового вычитателя 2.4.

Первый, второй, третий, четвертый и пятый аналоговые перемножители 1.1, 1.2, 1.3, 1.4, 1.5 соответственно предназначены для перемножения аналоговых значений сигналов, поступающих на их входы.

Первый, второй, третий и четвертый аналоговые вычитатели 2.1, 2.2, 2.3, 2.4 соответственно предназначены для вычитания значений сигналов, поступающих на их входы.

Первый, второй и третий аналоговые сумматоры 3.1, 3.2, 3.3 соответственно предназначены для суммирования поступающих на его входы сигналов.

Заявленное дискретно-аналоговое устройство работает следующим образом. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый x1, второй x2 информационные входы дискретно-аналогового устройства. В первом аналоговом перемножителе 1.1 производится перемножение сигнала, поступающего на первый информационный вход x1 дискретно-аналогового устройства, со значением сигнала, поступающим на второй информационный вход x2 дискретно-аналогового устройства. Во втором аналоговом перемножителе 2.2 производится перемножение сигнала, поступающего с информационного входа x1 с информационным сигналом, поступающим с первого аналогового перемножителя. В третьем аналоговом перемножителе 1.3 производится перемножение сигнала, поступающего со второго информационного входа x2 с сигналом, поступающим с первого аналогового перемножителя 1.1. В четвертом аналоговом перемножителе 1.4 производится перемножение сигнала, поступающего со второго аналогового перемножителя 1.2 с сигналом, поступающим с третьего аналогового перемножителя 1.3. В пятом аналоговом перемножителе 1.5 производится перемножение сигнала, поступающего со второго аналогового перемножителя 1.2 с сигналом, поступающим со второго информационного входа x2.

В первом аналоговом вычитателе 2.1 производится вычитание из сигнала, поступающего с информационного входа x1, значения сигнала,

поступающего из четвертого аналогового перемножителя 1.4. Во втором аналоговом вычитателе 2.2 производится вычитание из сигнала, поступающего с первого аналогового вычитателя 2.1, значения сигнала, поступающего из второго аналогового перемножителя 1.2. В третьем аналоговом вычитателе 2.3 производится вычитание из сигнала, поступающего со второго аналогового вычитателя 2.2, значения сигнала, поступающего из первого аналогового перемножителя 1.1. В четвертом аналоговом вычитателе 2.4 производится вычитание из сигнала, поступающего со второго аналогового сумматора 3.2, значения сигнала, поступающего из третьего аналогового перемножителя 1.3. В первом аналоговом сумматоре 3.1 производится суммирование сигнала, поступающего с пятого аналогового перемножителя 1.5 с сигналом, поступающим на информационный вход x2. Во втором аналоговом сумматоре 3.2 производится суммирование сигнала, поступающего с пятого аналогового перемножителя 1.5 с сигналом, поступающим из первого аналогового сумматора 3.1. В третьем аналоговом сумматоре 3.3 производится суммирование сигнала, поступающего с третьего аналогового вычитателя 2.3 с сигналом, поступающим из четвертого аналогового вычитателя 2.4. Суммарный сигнал поступает на информационный выход третьего аналогового сумматора 3.3, являющийся информационным выходом Y' дискретно-аналогового устройства.

Дискретно-аналоговое устройство, содержащее первый и второй информационный входы, отличающееся тем, что дополнительно введены первый, второй, третий, четвертый и пятый аналоговые перемножители, первый, второй, третий и четвертый аналоговые вычитатели, первый, второй и третий аналоговые сумматоры, при этом первый информационный вход устройства в параллель соединен с первым информационным входом первого аналогового перемножителя, с первым информационным входом второго аналогового перемножителя и с первым информационным входом первого аналогового вычитателя; второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя, со вторым информационным входом третьего аналогового перемножителя, со вторым информационным входом пятого аналогового перемножителя, со вторым информационным входом первого аналогового сумматора, а информационный выход первого аналогового перемножителя является вторым информационным входом второго аналогового перемножителя, вторым информационным входом третьего аналогового вычитателя и первым информационным входом третьего аналогового перемножителя; информационный выход второго аналогового перемножителя является первым информационным входом четвертого аналогового перемножителя, первым информационным входом пятого аналогового перемножителя и вторым информационным входом второго аналогового вычитателя; информационный выход третьего аналогового перемножителя является вторым информационным входом четвертого аналогового перемножителя и вторым информационным входом четвертого аналогового вычитателя; информационный выход четвертого аналогового перемножителя является вторым информационным входом первого аналогового вычитателя; информационный выход пятого аналогового перемножителя является первым информационным входом первого аналогового сумматора и второго аналогового сумматора; информационный выход первого аналогового вычитателя является первым информационным входом второго аналогового вычитателя; информационный выход второго аналогового вычитателя является первым информационным входом третьего аналогового вычитателя; информационный выход третьего аналогового вычитателя является первым информационным входом третьего аналогового сумматора; информационный выход четвертого аналогового вычитателя является вторым информационным входом третьего аналогового сумматора, выход которого является выходом логического устройства; информационный выход первого аналогового сумматора является вторым информационным входом второго аналогового сумматора; информационный выход второго аналогового сумматора является первым информационным входом четвертого аналогового вычитателя.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к области радиотехники и связи и может быть использовано в фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления.

Изобретение относится к области радиотехники. .

Изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления.

Изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления.

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к области вычислительной техники и может найти применение в вычислительных системах с параллельной обработкой информации и высоким быстродействием.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого [mj]f(2n ), в позиционном формате.

Изобретение относится к области обработки данных, а более конкретно к высокопроизводительному и при этом очень гибкому механизму синтаксического анализа/компоновки.

Изобретение относится к способу, устройству и системе управления логикой окончания инструкций. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах.

Изобретение относится к способам обеспечения передачи данных между устройствами. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования в параллельно-последовательном умножителе.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений.
Наверх