Дискретно-аналоговое устройство



Дискретно-аналоговое устройство
Дискретно-аналоговое устройство
Дискретно-аналоговое устройство
Дискретно-аналоговое устройство
Дискретно-аналоговое устройство

 


Владельцы патента RU 2434284:

Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени маршала Советского Союза В.Д. Соколовского" (RU)

Дискретно-аналоговое устройство относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Технический результат заключается в улучшении точности оценки за счет вычислений с использованием как дискретных, так и аналоговых величин. Устройство содержит семь аналоговых перемножителей, пять аналоговых сумматоров, семь аналоговых вычитателей. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на три информационных входа. 1 ил., 5 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).

Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или двух информационных выходах значения сигналов с уровнями логического нуля либо единицы в зависимости от значений сигналов, подаваемых на их информационные входы.

К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля, либо единицы.

В качестве прототипа выберем наиболее близкое по технической сущности к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Петербург, 2004. - 528 с., на стр.69 рис.2.19). Рассматриваемое логическое устройство состоит из трехвходового логического элемента "И" и трехвходового логического элемента "Сумматор по модулю 2". Первый информационный вход устройства параллельно соединен с первым информационным входом трехвходового логического элемента "И" и с первым информационным входом трехвходового логического элемента "Сумматор по модулю 2". Второй информационный вход устройства параллельно соединен со вторым информационным входом трехвходового логического элемента "И" и со вторым информационным входом трехвходового логического элемента "Сумматор по модулю 2". Третий информационный вход устройства параллельно соединен с третьим информационным входом трехвходового логического элемента "И" и с третьим информационным входом трехвходового логического элемента "Сумматор по модулю 2". Выход трехвходового логического элемента "И" является выходом устройства F. Выходы трехвходового логического элемента "Сумматор по модулю 2" являются выходами устройства a1 и a0.

Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.

В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако в ряде случаев для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.

Технической задачей, на решение которой направлено предлагаемое устройство, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Аналоговые значения от 0 (нет сигнала) до 1 (максимальный уровень сигнала) могут быть получены в дробных значениях путем дискретизации, например, принимаемой псевдослучайной последовательности, сформированной на основе характеристического полинома n-го порядка, где n≥3, путем нелинейного преобразования по заданной дискретной функции. Дискретизируют ее элементы с частотой, в k раз превышающей тактовую частоту принимаемой псевдослучайной последовательности, где k≥2.

Поставленная задача решается с помощью предлагаемого дискретно-аналогового устройства, содержащего первый, второй и третий информационные входы и первый, второй, третий информационный выходы; с дополнительно введенными первым, вторым, третьим, четвертым, пятым, шестым, седьмым аналоговыми перемножителями; первым, вторым, третьим четвертым, пятым аналоговыми сумматорами; первым, вторым, третьим, четвертым, пятым, шестым, седьмым аналоговыми вычитателями.

Первый информационный вход устройства соединен параллельно с первым информационным входом первого аналогового перемножителя, с первым информационным входом второго аналогового перемножителя и с первым информационным входом первого аналогового сумматора. Второй информационный вход устройства параллельно соединен со вторым информационным входом первого аналогового перемножителя, первым информационным входом третьего аналогового перемножителя, вторым информационным входом первого аналогового сумматора и с первым информационным входом второго аналогового сумматора. Третий информационный вход устройства соединен параллельно со вторым информационным входом второго аналогового перемножителя, со вторым информационным входом третьего аналогового перемножителя и со вторым информационным входом второго аналогового сумматора. Информационный выход первого аналогового перемножителя соединен параллельно с первым информационным входом третьего аналогового сумматора, с первым информационным входом четвертого аналогового перемножителя и с первым информационным входом пятого аналогового перемножителя.

Информационный выход второго аналогового перемножителя соединен параллельно со вторым информационным входом четвертого аналогового перемножителя, со вторым информационным входом третьего аналогового сумматора, с первым информационным входом шестого аналогового перемножителя, со вторым информационным входом второго аналогового вычитателя и со вторым информационным входом четвертого аналогового вычитателя. Информационный выход третьего аналогового перемножителя соединен параллельно со вторым информационным входом пятого аналогового перемножителя, со вторым информационным входом шестого аналогового перемножителя, со вторым информационным входом первого аналогового вычитателя, со вторым информационным входом седьмого аналогового перемножителя и со вторым информационным входом третьего аналогового вычитателя. Информационный выход первого аналогового сумматора соединен с первым информационным входом второго аналогового вычитателя. Информационный выход второго аналогового сумматора соединен с первым информационным входом первого аналогового вычитателя. Информационный выход четвертого аналогового перемножителя соединен параллельно с первым информационным входом седьмого аналогового перемножителя и со вторым информационным входом пятого аналогового вычитателя. Информационный выход пятого аналогового перемножителя соединен со вторым информационным входом шестого аналогового вычитателя. Информационный выход шестого аналогового перемножителя соединен со вторым информационным входом седьмого аналогового вычитателя. Информационный выход первого аналогового вычитателя соединен с первым информационным входом третьего аналогового вычитателя. Информационный выход второго аналогового вычитателя соединен с первым информационным входом четвертого аналогового вычитателя. Информационный выход седьмого аналогового перемножителя соединен со вторым информационным входом пятого аналогового сумматора. Информационный выход третьего аналогового вычитателя является информационным выходом а1. Информационный выход четвертого аналогового вычитателя является информационным выходом а0. Информационный выход пятого аналогового вычитателя соединен с первым информационным входом четвертого аналогового сумматора. Информационный выход четвертого аналогового сумматора соединен с первым информационным входом шестого аналогового вычитателя. Информационный выход шестого аналогового вычитателя соединен с первым информационным входом седьмого аналогового вычитателя. Информационный выход седьмого аналогового вычитателя соединен с первым информационным входом пятого аналогового сумматора. Информационный выход пятого аналогового сумматора является информационным выходом F.

Для получения дискретно-аналогового устройства необходимо заменить логические операции соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в кн.: А.А.Сикарев, О.Н.Лебедев. "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь. 1983, стр.200, рис.7.11.

В таблице 1 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.

В таблице 2 представлены реализуемые логическая и аналоговая функции «суммирования по модулю 2», а также таблицы истинности рассматриваемых устройств.

Таблица 2
Логическая операция Аналоговая операция
Наименование Логическое "суммирование по модулю 2" Аналоговое "суммирование по модулю 2"
Реализуемая функция у=x1⊕x2 у=x1+x2-2х1х2
Таблица истинности x1 х2 y x1 x2 y
0 0 0 0 0 0
0 1 1 0 1 1
1 0 1 1 0 1
1 1 0 1 1 0

Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.

Дискретно-аналоговое устройство реализует функции:

a1=F2+F3-2F2F3,

a0=F1+F3-2F1F3,

F=F1F2+F1F3-F1F2F1F3+F2F3-F1F2F2F3-F1F3F2F3+F1F2F1F3F2F3,

где al, a0, F, F1, F2, F3 - аналоговые значения.

В таблицах 3-5 представлены таблицы истинности предлагаемого устройства.

Указанная новая совокупность признаков заявленного дискретно-аналогового устройства позволяет расширить функциональные возможности устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц путем замены логических элементов соответствующими им арифметическими.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Предложенное устройство изображено на чертеже, на котором представлена структурная схема устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц, где устройства 1.1-1.7 представляют собой аналоговые перемножители, устройства 2.1-2.5 представляют собой аналоговые сумматоры и устройства 3.1-3.7 представляет собой аналоговые вычитатели.

Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц состоит из первого, второго, третьего, четвертого, пятого, шестого, седьмого аналоговых перемножитей 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7; первого, второго, третьего, четвертого, пятого аналоговых сумматоров 2.1, 2.2, 2.3, 2.4, 2.5; первого, второго, третьего, четвертого, пятого, шестого, седьмого аналоговых вычитателей 3.1, 3.2, 3.3, 3.4, 3.5, 3.6, 3.7.

Первый информационный вход устройства Ft соединен параллельно с первым информационным входом первого аналогового перемножителя 1.1, с первым информационным входом второго аналогового перемножителя 1.2 и с первым информационным входом первого аналогового сумматора 2.1.

Второй информационный вход устройства F2 параллельно соединен со вторым информационным входом первого аналогового перемножителя 1.1, первым информационным входом третьего аналогового перемножителя 1.3, вторым информационным входом первого аналогового сумматора 2.1 и с первым информационным входом второго аналогового сумматора 2.2.

Третий информационный вход устройства F3 соединен параллельно со вторым информационным входом второго аналогового перемножителя 1.2, со вторым информационным входом третьего аналогового перемножителя 1.3 и со вторым информационным входом второго аналогового сумматора 2.2.

Информационный выход первого аналогового перемножителя 1.1 соединен параллельно с первым информационным входом третьего аналогового сумматора 2.3, с первым информационным входом четвертого аналогового перемножителя 1.4 и с первым информационным входом пятого аналогового перемножителя 1.5.

Информационный выход второго аналогового перемножителя 1.2 соединен параллельно со вторым информационным входом четвертого аналогового перемножителя 1.4, со вторым информационным входом третьего аналогового сумматора 2.3, с первым информационным входом шестого аналогового перемножителя 1.6, со вторым информационным входом второго аналогового вычитателя 3.2 и со вторым информационным входом четвертого аналогового вычитателя 3.4.

Информационный выход третьего аналогового перемножителя 1.3 соединен параллельно со вторым информационным входом пятого аналогового перемножителя 1.5, со вторым информационным входом шестого аналогового перемножителя 1.6, со вторым информационным входом первого аналогового вычитателя 3.1, со вторым информационным входом седьмого аналогового перемножителя 1.7 и со вторым информационным входом третьего аналогового вычитателя 3.3.

Информационный выход первого аналогового сумматора 2.1 соединен с первым информационным входом второго аналогового вычитателя 3.2.

Информационный выход второго аналогового сумматора 2.2 соединен с первым информационным входом первого аналогового вычитателя 3.1.

Информационный выход четвертого аналогового перемножителя 1.4 соединен параллельно с первым информационным входом седьмого аналогового перемножителя 1.7 и со вторым информационным входом пятого аналогового вычитателя 3.5.

Информационный выход пятого аналогового перемножителя 3.5 соединен со вторым информационным входом шестого аналогового вычитателя 3.6.

Информационный выход шестого аналогового перемножителя 1.6 соединен со вторым информационным входом седьмого аналогового вычитателя 3.7.

Информационный выход первого аналогового вычитателя 3.1 соединен с первым информационным входом третьего аналогового вычитателя 3.3.

Информационный выход второго аналогового вычитателя 3.2 соединен с первым информационным входом четвертого аналогового вычитателя 3.4.

Информационный выход седьмого аналогового перемножителя 1.7 соединен со вторым информационным входом пятого аналогового сумматора 2.5.

Информационный выход третьего аналогового вычитателя 3.3 является информационным выходом a1.

Информационный выход четвертого аналогового вычитателя 3.4 является информационным выходом а0.

Информационный выход третьего аналогового сумматора 2.3 соединен с первым информационным входом пятого аналогового вычитателя 3.5

Информационный выход пятого аналогового вычитателя 3.5 соединен с первым информационным входом четвертого аналогового сумматора 2.4.

Информационный выход четвертого аналогового сумматора 2.4 соединен с первым информационным входом шестого аналогового вычитателя 3.6.

Информационный выход шестого аналогового вычитателя 3.6 соединен с первым информационным входом седьмого аналогового вычитателя 3.7.

Информационный выход седьмого аналогового вычитателя 3.7 соединен с первым информационным входом пятого аналогового сумматора 2.5.

Информационный выход пятого аналогового сумматора 2.5 является информационным выходом F.

Первый-седьмой аналоговые перемножители 1.1-1.7 соответственно предназначены для перемножения аналоговых значений сигналов, поступающих на их входы.

Первый-пятый аналоговые сумматоры 2.1-2.5 предназначены для суммирования поступающих на их входы сигналов.

Первый-седьмой аналоговые вычитатели 3.1-3.7 соответственно предназначены для вычитания значений сигналов, поступающих на их входы.

Заявленное дискретно-аналоговое устройство работает следующим образом. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый F1, второй F2, третий F3 информационные входы дискретно-аналогового устройства.

В первом аналоговом перемножителе 1.1 производится перемножение сигнала, поступающего с информационного входа F1, с информационным сигналом, поступающим с информационного входа F2.

Во втором аналоговом перемножителе 1.2 производится перемножение сигнала, поступающего с информационного входа F1, с информационным сигналом, поступающим с информационного входа F3.

В третьем аналоговом перемножителе 1.3 производится перемножение сигнала, поступающего с информационного входа F2, с информационным сигналом, поступающим с информационного входа F3.

В первом аналоговом сумматоре 2.1 производится суммирование сигнала, поступающего с информационного входа F1, с информационным сигналом, поступающим с информационного входа F2

Во втором аналоговом сумматоре 2.2 производится суммирование сигнала, поступающего с информационного входа F2, с информационным сигналом, поступающим с информационного входа F3.

В четвертом аналоговом перемножителе 1.4 производится перемножение сигнала, поступающего с информационного выхода первого аналогового перемножителя 1.1 с информационным сигналом, поступающим с информационного выхода второго аналогового перемножителя 1.2.

В пятом аналоговом перемножителе 1.5 производится перемножение сигнала, поступающего с информационного выхода первого аналогового перемножителя 1.1, с информационным сигналом, поступающим с информационного выхода третьего аналогового перемножителя 1.3.

В шестом аналоговом перемножителе 1.6 производится перемножение сигнала, поступающего с информационного выхода второго аналогового перемножителя 1.2, с информационным сигналом, поступающим с информационного выхода третьего аналогового перемножителя 1.3.

В первом аналоговом вычитателе 3.1 производится вычитание из сигнала, поступающего с информационного выхода второго аналогового сумматора 2.2 значения сигнала, поступающего с информационного выхода третьего аналогового перемножителя 1.3.

Во втором аналоговом вычитателе 3.2 производится вычитание из сигнала, поступающего с информационного выхода первого аналогового сумматора 2.1 значения сигнала, поступающего с информационного выхода второго аналогового перемножителя 1.2.

В седьмом аналоговом перемножителе 1.7 производится перемножение сигнала, поступающего с информационного выхода четвертого аналогового перемножителя 1.4, с информационным сигналом, поступающим с информационного выхода третьего аналогового перемножителя 1.3.

В третьем аналоговом вычитателе 3.3 производится вычитание из сигнала, поступающего с информационного выхода первого аналогового вычитателя 3.1, значения сигнала, поступающего с информационного выхода третьего аналогового перемножителя 1.3.

В четвертом аналоговом вычитателе 3.4 производится вычитание из сигнала, поступающего с информационного выхода второго аналогового вычитателя 3.2, значения сигнала, поступающего с информационного выхода второго аналогового перемножителя 1.2.

В третьем аналоговом сумматоре 2.3 производится суммирование сигнала, поступающего с информационного выхода первого аналогового перемножителя 1.1, с информационным сигналом, поступающим с информационного выхода второго аналогового перемножителя 1.2.

В пятом аналоговом вычитателе 3.5 производится вычитание из сигнала, поступающего с информационного выхода третьего аналогового сумматора 2.3, значения сигнала, поступающего с информационного выхода четвертого аналогового перемножителя 1.4.

В четвертом аналоговом сумматоре 2.4 производится суммирование сигнала, поступающего с информационного выхода пятого аналогового вычитателя 3.5, с информационным сигналом, поступающим с информационного выхода третьего аналогового перемножителя 1.3.

В шестом аналоговом вычитателе 3.6 производится вычитание из сигнала, поступающего с информационного выхода четвертого аналогового сумматора 2.4, значения сигнала, поступающего с информационного выхода пятого аналогового перемножителя 1.5.

В седьмом аналоговом вычитателе 3.7 производится вычитание из сигнала, поступающего с информационного выхода шестого аналогового вычитателя 3.6, значения сигнала, поступающего с информационного выхода шестого аналогового перемножителя 1.6.

В пятом аналоговом сумматоре 2.5 производится суммирование сигнала, поступающего с информационного выхода седьмого аналогового вычитателя 3.5, с информационным сигналом, поступающим с информационного выхода седьмого аналогового перемножителя 1.7. Суммарный сигнал поступает на информационный выход пятого аналогового сумматора 2.5, являющийся информационным выходом F дискретно-аналогового устройства.

Дискретно-аналоговое устройство, содержащее первый, второй и третий информационные входы и первый, второй, третий информационный выходы, отличающееся тем, что дополнительно введены первый, второй, третий, четвертый, пятый, шестой, седьмой аналоговые перемножители, первый, второй, третий, четвертый, пятый аналоговые сумматоры, первый, второй, третий, четвертый, пятый, шестой, седьмой аналоговые вычитатели, при этом первый информационный вход устройства соединен параллельно с первым информационным входом первого аналогового перемножителя, с первым информационным входом второго аналогового перемножителя и с первым информационным входом первого аналогового сумматора; второй информационный вход устройства параллельно соединен со вторым информационным входом первого аналогового перемножителя, первым информационным входом третьего аналогового перемножителя, вторым информационным входом первого аналогового сумматора и с первым информационным входом второго аналогового сумматора; третий информационный вход устройства соединен параллельно со вторым информационным входом второго аналогового перемножителя, со вторым информационным входом третьего аналогового перемножителя и со вторым информационным входом второго аналогового сумматора; информационный выход первого аналогового перемножителя соединен параллельно с первым информационным входом третьего аналогового сумматора, с первым информационным входом четвертого аналогового перемножителя и с первым информационным входом пятого аналогового перемножителя; информационный выход второго аналогового перемножителя соединен параллельно со вторым информационным входом четвертого аналогового перемножителя, со вторым информационным входом третьего аналогового сумматора, с первым информационным входом шестого аналогового перемножителя, со вторым информационным входом второго аналогового вычитателя и со вторым информационным входом четвертого аналогового вычитателя; информационный выход третьего аналогового перемножителя соединен параллельно со вторым информационным входом пятого аналогового перемножителя, со вторым информационным входом шестого аналогового перемножителя, со вторым информационным входом первого аналогового вычитателя, со вторым информационным входом седьмого аналогового перемножителя и со вторым информационным входом третьего аналогового вычитателя; информационный выход первого аналогового сумматора соединен с первым информационным входом второго аналогового вычитателя; информационный выход второго аналогового сумматора соединен с первым информационным входом первого аналогового вычитателя; информационный выход четвертого аналогового перемножителя соединен параллельно с первым информационным входом седьмого аналогового перемножителя и со вторым информационным входом пятого аналогового вычитателя; информационный выход пятого аналогового перемножителя соединен со вторым информационным входом шестого аналогового вычитателя; информационный выход шестого аналогового перемножителя соединен со вторым информационным входом седьмого аналогового вычитателя; информационный выход первого аналогового вычитателя соединен с первым информационным входом третьего аналогового вычитателя; информационный выход второго аналогового вычитателя соединен с первым информационным входом четвертого аналогового вычитателя; информационный выход седьмого аналогового перемножителя соединен со вторым информационным входом пятого аналогового сумматора, а информационный выход третьего аналогового вычитателя является информационным выходом a1; информационный выход четвертого аналогового вычитателя является информационным выходом а0; информационный выход третьего аналогового сумматора соединен с первым информационным входом пятого аналогового вычитателя; информационный выход пятого аналогового вычитателя соединен с первым информационным входом четвертого аналогового сумматора; информационный выход четвертого аналогового сумматора соединен с первым информационным входом шестого аналогового вычитателя; информационный выход шестого аналогового вычитателя соединен с первым информационным входом седьмого аналогового вычитателя; информационный выход седьмого аналогового вычитателя соединен с первым информационным входом пятого аналогового сумматора; информационный выход пятого аналогового сумматора является информационным выходом F.



 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа. .

Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта.

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств. .

Изобретение относится к вычислительной технике для реализации логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. .

Изобретение относится к области вычислительной техники и интегральной электроники. .

Изобретение относится к автоматике и вычислительной технике. .

Изобретение относится к вычислительной технике. .

Изобретение относится к автоматике и вычислительной технике, обеспечивая функцию троичной логики. .

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах с параллельной обработкой информации смешанной формы представления.

Изобретение относится к области вичислительной техники и может быть использовано в гибридных вычислительных системах. .

Изобретение относится к вычислительной и информационно-измерительной технике, а именно к системе автоматического управления, и может найти применение в системах числового программного управления, а также в измерительных и вычислительных устройствах.

Изобретение относится к вычислительной технике и может быть использовано для моделирования в реальном масштабе времени сложных динамических объектов, сбора и обработки аналоговых сигналов в системах автоматизации эксперимента.

Изобретение относится к вычислительной технике и предназначено для использования в качестве интегрирующего звена систем регулирования. .

Изобретение относится к автоматике и вычислительной технике. .

Изобретение относится к вычислительной технике и может быть использовано для моделирования непрерывных и непрерывно-дискретных процессов. .

Изобретение относится к аналоговой и гибридной вычислительной технике и может быть использовано при построении автоматизированных сеточных интеграторов для моделирования уравнений математической физики и для решения задач управления объектами с распределенными параметрами.
Наверх