Способ параллельно-последовательного умножения позиционных аргументов аналоговых сигналов множимого [mj]f(2n) и множителя [ni]f(2n)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций умножения аргументов множимого [m_j]f(2ⁿ) и множителя [n_i]f(2ⁿ) в позиционном формате. Техническим результатом является повышение быстродействия выполнения операций умножения. Способ заключается в следующем: для каждых двух условно «i» и «i+1» аргументов аналогового сигнала множителя и аналоговых сигналов позиционной структуры аргументов множимого формируют структуры аргументов аналоговых сигналов частичных произведений посредством линейных логических структур И1, И2; формируют позиционную структуру аналоговых сигналов предварительной суммы посредством линейной логической структуры И3 и объединяют посредством линейной логической функции ИЛИ1 для последующего логического суммирования в функциональной структуре сумматора со структурой аргументов аналоговых сигналов промежуточных сумм старших разрядов, которую формируют путем объединения посредством линейной логической функции ИЛИ2 промежуточных сумм условно «i+2» и «i+3» аргументов аналогового сигнала множителя и аналоговых сигналов позиционной структуры аргументов множимого, сформированных посредством линейных логических структур И4, И5, И6.

 

Текст описания приведен в факсимильном виде.

Способ параллельно-последовательного умножения позиционных аргументов аналоговых сигналов множимого [m_j]f(2ⁿ) и множителя [n_i]f(2ⁿ), в которой одновременно из аналоговых сигналов позиционной структуры аргументов множимого [m_j] и соответствующего аргумента n_i множителя [n_i] формируют структуры аргументов аналоговых сигналов частичных произведений посредством линейных логических структур f_1,2([&_j])-И, после чего выполняют логическое суммирование позиционных структур аргументов аналоговых сигналов частичных произведений посредством функциональной структуры сумматора f₁(Σ), отличающийся тем, что одновременно для каждых двух условно «i» и «i+1» аргумента аналогового сигнала множителя [n_i] и аналоговых сигналов позиционной структуры аргументов множимого [m_j] формируют структуры аргументов аналоговых сигналов частичных произведений [0,m_j,0] и [0,0,m_j] посредством линейных логических структур f_1,2([&_j])-И, которые объединяют посредством линейной логической функции f₁([}_j+2])-ИЛИ для последующего логического суммирования в функциональной структуре сумматора f₁(Σ), при этом активизируют структуру аргументов аналоговых сигналов частичного произведения [0,m_j,0] при неактивном аргументе n_i, условно «i» разряда и активном аргументе n_i+1 условно «i+1» разряда аналогового сигнала множителя [n_i], a структуру аргументов аналоговых сигналов частичного произведения [0,0,m_j] активизируют при активном аргументе n_i условно «i» разряда и не активном аргументе n_i+1 условно «i+1» разряда аналогового сигнала множителя [n_i], одновременно с этим выполняют процедуру логического суммирования в функциональной структуре сумматора f_Σ([m_j]&[m_j,0]) двух структур позиционных аналоговых сигналов множимого [m_j] и [m_j,0] и формируют позиционную структуру аналоговых сигналов предварительной суммы [S_j+2]↑, которую активизируют посредством линейной логической структуры f₃([&_j+2])-И при активном аргументе n_i условно «i» разряда и активном аргументе n_i+1 условно «i+1» разряда аналогового сигнала множителя [n_i], посредством линейной логической функции f₁([}_j+2])-ИЛИ подают на первые функциональные связи (S¹ ₁…S¹ _j) выходной функциональной структуры сумматора f₁(Σ) и выполняют логическое суммирование со структурой аргументов [S_j]², S_j+1, S_j+2 старших разрядов, которую формируют путем объединения посредством линейной логической функции f₂([}_j+2])-ИЛИ промежуточной суммы [S_j+2,0,0] линейной логической структуры f₄([&_j+2])-И, промежуточной суммы [0,m_j,0,0,0] линейной логической структуры f₅([&_j])-И и промежуточной суммы [0,0,m_j,0,0] линейной логической структуры f₆([&_j])-И, при этом линейную логическую структуру f₃([&_j+2])-И активизируют при активных аргументах n_i+2 условно «i+2» разряда и n_i+3 условно «i+3» разряда множителя [n_i], линейную логическую структуру f₅([&_j])-И активизируют при неактивном аргументе n_i+2 условно «i+2» разряда и активном аргументе n_i+3 условно «i+3» разряда множителя [n_i], а линейную логическую структуру f₆([&_j])-И активизируют при активном аргументе n_i+2 условно «i+2» разряда и неактивном аргументе n_i+3 условно «i+3» разряда множителя [n_i] в соответствии с логико-динамическим процессом математической модели вида

где f_Σ([m_j]&[m_j,0]) - функциональная структура процедуры логического суммирования двух структур позиционных аналоговых сигналов множимого [m_j] и [m_j,0], которая формирует позиционную структуру аргументов аналоговых сигналов предварительной суммы [S_j+2]_↑;
- линейная логическая структура f₁([&_j])-И и f₃([&_j+2])-И, которая включает «j» и «j+2» логических функций f(&)-И; - линейная логическая структура f([}_j+2])-ИЛИ, которая включает «j+2» логических функций f(})-ИЛИ, при этом линейная логическая структура f₁([}_j+2])-ИЛИ формирует результирующие аргументы S_1↑, S_2↑ и первую промежуточную сумму [S_j]¹, а линейная логическая структура f₂([}_j+2])-ИЛИ формирует результирующие аргументы S_j+1↑, S_j+2↑ и вторую промежуточную сумму [S_j]²;
- функциональной структуре сумматора, в которой (=S¹ ₁…S¹ _j) и (=S² ₁…S² _j+2) являются первыми и вторыми системами функциональных входных связей для приема аргументов аналоговых сигналов промежуточных сумм [S_j]¹ и [S_j]², _↓S_{j+1, ↓}S_j+2.