Функциональная структура предварительного сумматора f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) условно "i" разряда для суммирования позиционных аргументов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений с применением арифметических аксиом троичной системы счисления f(+1,0,-1) с формированием результирующей суммы [s ]f(2n) в позиционном формате

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1). Техническим результатом является повышение быстродействия суммирования. В одном из вариантов структура реализована с использованием логических элементов НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ. 2 н.п. ф-лы.

 

Текст описания приведен в факсимильном виде.

1. Функциональная структура предварительного сумматора fΣ [ni]&[mi](2n) параллельно-последовательного умножителя fΣ (Σ) условно «i» разряда для суммирования позиционных аргументов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений с применением арифметических аксиом троичной системы счисления f(+1,0,-1) и формированием результирующей суммы [SΣ]f(2n) в позиционном формате, которая включает логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, f4(})-ИЛИ, f5(})-ИЛИ, f1(}&)-ИЛИ-НЕ, f1(&)-И, f2(&)-И, f3(&)-И, f4(&)-И, f1( & )-НЕ и логическую функцию f1(&)-И-НЕ, функциональные входные связи которой являются функциональными входными связями структуры для приема аргументов ni и mi, при этом функциональная входная связь логической функции f2(&)-И является функциональной выходной связью логической функции f1(})-ИЛИ, а функциональные входные связи логической функции f3(&)-И являются функциональными выходными связями соответственно логической функции f3(})-ИЛИ, f4(})-ИЛИ, отличающаяся тем, что введены дополнительные логические функции f2( & )-НЕ, f2(&)-И-НЕ, f3(&)-И-НЕ, f4(&)-И-НЕ и f5(&)-И-НЕ, при этом функциональные связи в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

где «= & 1=» - логическая функция f1( & )-НЕ;
- логическая функция f1(&)-И; - логическая функция f1(})-ИЛИ;
- логическая функция f1(&)-И-НЕ; - логическая функция f1(}&)-ИЛИ-НЕ.

2. Функциональная структура предварительного сумматора fΣ [ni]&[mi](2n) параллельно-последовательного умножителя fΣ (Σ) условно «i» разряда для суммирования позиционных аргументов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений с применением арифметических аксиом троичной системы счисления f(+1,0,-1) и формированием результирующей суммы [SΣ]f(2n) в позиционном формате, которая включает логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, f1(}&)-ИЛИ-НЕ, f1(&)-И, f2(&)-И, f3(&)-И, f4(&)-И, f1( & )-НЕ и логическую функцию f1(&)-И-НЕ, функциональные входные связи которой являются функциональными входными связями структуры для приема аргументов ni и mi, при этом функциональная входная связь логической функции f2(&)-И является функциональной выходной связью логической функции f1(})-ИЛИ, отличающаяся тем, что введены дополнительные логические функции f2( & )-НЕ, f2(&)-И-НЕ, f3(&)-И-НЕ, f4(&)-И-НЕ, f5(&)-И-НЕ, f6(&)-И-НЕ и f7(&)-И-НЕ, при этом функциональные связи в структуре предварительного сумматора выполнены в соответствии с математической моделью вида



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройствах для выполнения арифметических операций умножения аргументов множимого [mj]f(2n) и множителя [ni]f(2 n) в позиционном формате.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств, выполняющих операции логического суммирования позиционных аргументов аналоговых сигналов.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений Техническим результатом является повышение быстродействия процесса предварительного суммирования в параллельно-последовательном умножителе.

Изобретение относится к обработке цифровых данных, к технике формирования псевдослучайных последовательностей дискретных шумоподобных сигналов. .

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций умножения аргументов множимого [mj]f(2n) и множителя [ni]f(2 n) в позиционном формате.

Изобретение относится к электронно-вычислительной технике и может применяться для передачи информации на расстоянии без применения радиопередатчика. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов предварительного суммирования аргументов множимого , в позиционном формате

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях

Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании вычислительных систем (ВС)

Изобретение относится к вычислительной технике

Изобретение относится к устройству обработки изображений, способу управления устройством обработки изображений и носителю данных

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих сжатие массивов двоичных векторов в конвейерном режиме
Наверх