Реляторный модуль



Реляторный модуль
Реляторный модуль
Реляторный модуль

 


Владельцы патента RU 2445697:

Закрытое акционерное общество "ИВЛА-ОПТ" (RU)

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов. Техническим результатом является реализация любой из бесповторных функций min(x1,x2,x3), min(x1,max(х23)), max(х1,min(х2,x3)), max(х1,x23). Устройство содержит три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи. 2 ил., 1 табл.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные модули (см., например, фиг.6 в описании изобретения к авт.св. СССР 1622888, кл. G06G 7/25, 1991 г.), которые реализуют бесповторные функции min(x1,x2,x3) либо max(x1,x2,x3), где x1, x2, x3 - входные аналоговые сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация бесповторных функций min(x1,max(x2,x3)), max(x1,min(x2,x3)), max(x1,x2,x3) либо min(x1,x2,x3), min(x1,max(x2,x3)), max(x1,min(x2,x3)) соответственно.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (патент РФ 2143740, кл. G06G 7/25, 1999 г.), который содержит три релятора и при объединении выходов и объединении j-ых информационного и идентифицирующего входов реализует любую из бесповторных функций min(x1,x2,x3), max(x1,x2,x3), где x1, x2, x3 - входные аналоговые сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация бесповторных функций min(x1,max(x2,x3)), max(x1,min(x2,x3)).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из бесповторных функций (min(x1,x2,x3), min(x1,max(x2,x3)), max(x1,min(x2,x3)), max(x1,x2,x3), где x1, x2, x3 - входные аналоговые сигналы.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, в каждом реляторе выход дифференциального компаратора соединен с первым входом булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного вторым входом и выходом соответственно к входу управления релятора и управляющему входу размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, первым и вторым компараторными входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, объединенные вторые компараторные входы первого, второго реляторов, объединенные первый компараторный вход первого, второй компараторный вход третьего реляторов и объединенные первые компараторные входы второго, третьего реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, особенность заключается в том, что выход каждого релятора образован объединенными выходами его размыкающего и замыкающего ключей, вход управления, первый переключательный вход и выход i-го релятора соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-ым переключательным входом третьего релятора, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам первого и второго реляторов.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.

Реляторный модуль содержит реляторы 11, 12, 13. Каждый релятор содержит дифференциальный компаратор 2, подсоединенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей 41 и 42, входы которых являются соответственно первым и вторым переключательными входами релятора, первый, второй компараторные входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 41, 42. Объединенные вторые компараторные входы реляторов 11, 12, объединенные первый компараторный вход релятора 11, второй компараторный вход релятора 13 и объединенные первые компараторные входы реляторов 12, 13 соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, вход управления, первый переключательный вход и выход релятора 1i соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-ым переключательным входом релятора 13, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам реляторов 11 и 12.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй и третий информационные входы подаются соответственно аналоговые сигналы (напряжения) x1, x2 и x3; на его первом, втором настроечных входах фиксируются соответственно необходимые управляющие сигналы f1, f2∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 41 соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 42 соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов x1, x2, x3 и всех возможных комбинациях значений сигналов f1, f2 будет принимать значения, указанные в представленной ниже таблице.

Варианты упорядочения Z
f1=f2=1 f1=1, f2=0 f1=0, f2=1 f1=f2=0
x1<x2<x3 x1 x1 x2 x3
x1<x3<x2 x1 x1 x3 x2
x2<x1<x3 x2 x1 x1 x3
x2<x3<x1 x2 x3 x1 x1
x3<x1<x2 x3 x1 x1 x2
x3<x2<x1 x3 x2 x1 x1

С учетом данных, приведенных в таблице, имеем

.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из бесповторных функций min(x1,x2,x3), min(x1,max(x2,x3)), max(x1,min(x2,x3)), max(x1,x2,x3), где x1, x2, x3 - входные аналоговые сигналы.

Реляторный модуль, предназначенный для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов, содержащий три релятора, каждый из которых содержит дифференциальный компаратор, булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, в каждом реляторе выход дифференциального компаратора соединен с первым входом булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного вторым входом и выходом соответственно к входу управления релятора и управляющему входу размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, первым и вторым компараторными входами которого являются соответственно неинвертирующий и инвертирующий входы дифференциального компаратора, объединенные вторые компараторные входы первого, второго реляторов, объединенные первый компараторный вход первого, второй компараторный вход третьего реляторов и объединенные первые компараторные входы второго, третьего реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, отличающийся тем, что выход каждого релятора образован объединенными выходами его размыкающего и замыкающего ключей, вход управления, первый переключательный вход и выход i-го релятора соединены соответственно с первым настроечным, первым информационным входами реляторного модуля и i-м переключательным входом третьего релятора, вход управления и выход которого соединены соответственно с вторым настроечным входом и выходом реляторного модуля, подсоединенного вторым и третьим информационными входами соответственно к вторым переключательным входам первого и второго реляторов.



 

Похожие патенты:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации

Изобретение предназначено для воспроизведения функций непрерывной логики и может быть использовано в системах вычислительной техники как средство логической обработки континуальных данных. Техническим результатом является обеспечение воспроизведения произвольной непрерывно-логической функции, принимающей значение одного из n своих аргументов - входных аналоговых сигналов. Устройство содержит позиционные идентификаторы, сгруппированные в n-1 групп так, что k-я ( k = 1, n − 1 ¯ ) группа содержит k! позиционных идентификаторов, каждый из которых содержит k компараторов и k переключателей. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является обеспечение воспроизведения любой из операций «запрет минимального и максимального значений информационного сигнала», «запрет срединных значений информационного сигнала». Устройство содержит n реляторов (11,…,1n), каждый из которых содержит компаратор (2), подсоединенный выходом к управляющему входу двух ключей (31 32) в последнем реляторе и управляющему входу четырех ключей (31 32, 33, 34) во всех реляторах, кроме последнего. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение воспроизведения двойственных операций выделения минимального и максимального либо двойственных операций выделения супраминимального и субмаксимального их четырех входных аналоговых сигналов. Устройство содержит два сортировщика (11, 12), два элемента МАХ (21, 22) и два элемента MIN (31, 32), причем каждый сортировщик содержит компаратор (4), элемент исключающее или (5) и два переключателя (61, 62). 1 ил.

Изобретение предназначено для воспроизведения бесповторных функций бесконечнозначной логики и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))), где x1, …, х5 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,4 ¯ ) , при максимальном времени задержки распространения сигнала, равном времени задержки релятора. Устройство содержит десять реляторов (11, …, 1010), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (41 и 42). 2 ил., 1 табл.
Наверх