Прецизионный операционный усилитель

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных интерфейсах, компараторах и т.п.). Технический результат заключается в уменьшении абсолютного значения напряжения смещения нуля и его температурного дрейфа. Прецизионный операционный усилитель содержит входной комплементарный дифференциальный каскад, с первого по третий выходные p-n-p транзисторы, с первого по третий выходные n-p-n транзисторы, дополнительный p-n-p транзистор, дополнительный n-p-n транзистор, комплементарный буферный усилитель. 7 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в прецизионных интерфейсах, компараторах и т.п.).

Известны схемы операционных усилителей (ОУ) на основе двух параллельно-включенных дифференциальных каскадов (ДК) с токостабилизирующими двухполюсниками в эмиттерных цепях входных транзисторов (так называемые «dual input stage») и выходных каскадов, выполненных на токовых зеркалах. ОУ с такой архитектурой стали основой построения многих современных микросхем [1-15], в т.ч. ОУ с опцией rail-to-rail, имеющих максимальную амплитуду выходного напряжения, близкую к напряжению питания.

Ближайшим прототипом (фиг.1, фиг.2) заявляемого устройства является операционный усилитель, описанный в патенте США №5.515.005, fig.2. Он содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1.

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача решается тем, что в операционном усилителе (фиг.1), содержащем входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены дополнительные p-n-p 13 и n-p-n 14 транзисторы, база дополнительного p-n-p 13 транзистора соединена с базой первого 4 выходного p-n-p транзистора, его эмиттер связан с базами второго 7 и третьего 8 выходного p-n-p транзисторов, а коллектор соединен со вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, база дополнительного n-p-n 14 транзистора соединена с базой первого 5 выходного n-p-n транзистора, его эмиттер связан с базами второго 10 и третьего 11 выходных n-p-n транзисторов, а коллектор соединен с первым 2 токовым выходом входного комплементарного дифференциального каскада 1.

Схема известного ОУ представлена на чертеже фиг.1.

На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения. На чертеже фиг.3 представлен ОУ фиг.2 с конкретным выполнением входного комплементарного дифференциального каскада 1, а также цепями согласования статического режима 21 и 22. Их введение симметрирует статический режим транзисторов 18 и 19 (15 и 16), что фактически уменьшает составляющую U_cм, обусловленную влиянием их внутренней обратной связи.

На чертеже фиг.4 показана схема заявляемого устройства фиг.3 с конкретным выполнением основных функциональных узлов 1, 2, 15 и 16. В качестве токовых зеркал 7 и 10 целесообразно использовать классические токовые зеркала Вильсона.

На чертежах фиг.4 и фиг.5 показаны схемы ОУ-прототипа (фиг.4) и заявляемого ОУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар». На чертеже фиг.6 представлена схема одного из наиболее близких аналогов схем фиг.4 и фиг.5.

На чертеже фиг.7 приведены температурные зависимости напряжения смещения нуля трех сравниваемых схем фиг.4, фиг.5, фиг.6.

Прецизионный операционный усилитель содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 выходной p-n-p транзистор, коллектор которого соединен с коллектором первого 5 выходного n-p-n транзистора и входом комплементарного буферного усилителя 6, второй 7 и третий 8 выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой 9 шиной источника питания, коллектор третьего 8 p-n-p транзистора связан с эмиттером первого 4 выходного p-n-p транзистора, второй 10 и третий 11 выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй 12 шиной источника питания, коллектор третьего 11 выходного n-p-n транзистора соединен с эмиттером первого 5 выходного n-p-n транзистора, причем база первого 4 выходного p-n-p транзистора соединена с коллектором второго 7 выходного p-n-p транзистора и первым 2 токовым выходом входного комплементарного дифференциального каскада 1, а база первого 5 выходного n-p-n транзистора соединена с коллектором второго 10 выходного n-p-n транзистора и вторым 3 токовым выходом входного комплементарного дифференциального каскада 1. В схему введены дополнительные p-n-p 13 и n-p-n 14 транзисторы, база дополнительного p-n-p 13 транзистора соединена с базой первого 4 выходного p-n-p транзистора, его эмиттер связан с базами второго 7 и третьего 8 выходного p-n-p транзисторов, а коллектор соединен со вторым 3 токовым выходом входного комплементарного дифференциального каскада 1, база дополнительного n-p-n 14 транзистора соединена с базой первого 5 выходного n-p-n транзистора, его эмиттер связан с базами второго 10 и третьего 11 выходных n-p-n транзисторов, а коллектор соединен с первым 2 токовым выходом входного комплементарного дифференциального каскада 1.

Входной комплементарный каскад реализуется по классическим схемам [1-15], например, так, как показано на чертеже фиг.3 (элементы 15, 16, 17 и 18, 19, 20).

Комплементарный буферный усилитель 6 также реализуется на базе классических архитектур (фиг.1, фиг.4, фиг.5, фиг.6), которые широко используются в ОУ рассматриваемого класса (см. патенты US 5.515.005, fig.2, US 6.268.769, fig.3, JP 7050528 и др.).

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.3, т.е. зависящие от схемотехники ОУ.

Если токи двухполюсников 17 и 20 равны величине 2I₀, то в соответствии с первым законом Кирхгофа токи эмиттера (I_эi) коллектора (I_к.i) и базы (I_б.i) транзисторов схемы:

где I_б.i=I_э.i/β_i - ток базы n-p-n (I_б.p) или p-n-p (I_б.n) транзисторов схемы при их эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы i-го транзистора.

Как следствие, разность токов I_p в узле «A» (I_p) при его коротком замыкании на эквипотенциальную общую шину будет близка к нулю, если выполняется условие:

где x_n, x_p - масштабные коэффициенты при составляющих входного тока буферного усилителя 6, входной ток которого:

Как следствие, это уменьшает U_см, так как разностный ток I_p в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх ОУ в выходной ток узла «А»:

где r_э15=r_э16=r_э18=r_э19 - сопротивления эмиттерных переходов транзисторов 15, 16, 18, 19 для ОУ с конкретным выполнением входного каскада (фиг.3, фиг.4, фиг.5, фиг.6).

Поэтому для схемы фиг.3 - фиг.5 систематическая составляющая U_см близка к нулю:

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается больше чем в заявляемой схеме.

Компьютерное моделирование сравниваемых схем подтверждает (фиг.7) данные теоретические выводы.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №5.291.149 fig.3.

2. Патент США №4.595.883.

3. Патент США №5.225.791.

4. Патент США №3.974.455.

5. Патент США №4.783.637.

6. А.св. СССР 611288.

7. Патент Франции №2224932.

8. Патент США №3.968.451.

9. Патент США №5.512.859.

10. Патент США №6.268.769 fig.3.

11. Патент США №5.515.005.

12. Патентная заявка США №2005/0024140 A1.

13. Патент Японии JP 7050528.

14. Патент WO 98/0091.

15. Патент США №4.757.273 fig.22.

Прецизионный операционный усилитель, содержащий входной комплементарный дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) выходной p-n-p транзистор, коллектор которого соединен с коллектором первого (5) выходного n-p-n транзистора и входом комплементарного буферного усилителя (6), второй (7) и третий (8) выходные p-n-p транзисторы, базы которых связаны друг с другом, эмиттеры соединены с первой (9) шиной источника питания, коллектор третьего (8) p-n-p транзистора связан с эмиттером первого (4) выходного p-n-p транзистора, второй (10) и третий (11) выходные n-p-n транзисторы, базы которых связаны друг с другом, эмиттеры соединены со второй (12) шиной источника питания, коллектор третьего (11) выходного n-p-n транзистора соединен с эмиттером первого (5) выходного n-p-n транзистора, причем база первого (4) выходного p-n-p транзистора соединена с коллектором второго (7) выходного p-n-p транзистора и первым (2) токовым выходом входного комплементарного дифференциального каскада (1), а база первого (5) выходного n-p-n транзистора соединена с коллектором второго (10) выходного n-p-n транзистора и вторым (3) токовым выходом входного комплементарного дифференциального каскада (1), отличающийся тем, что в схему введены дополнительные p-n-p (13) и n-p-n (14) транзисторы, база дополнительного p-n-p (13) транзистора соединена с базой первого (4) выходного p-n-p транзистора, его эмиттер связан с базами второго (7) и третьего (8) выходного p-n-p транзисторов, а коллектор соединен со вторым (3) токовым выходом входного комплементарного дифференциального каскада (1), база дополнительного n-p-n (14) транзистора соединена с базой первого (5) выходного n-p-n транзистора, его эмиттер связан с базами второго (10) и третьего (11) выходных n-p-n транзисторов, а коллектор соединен с первым (2) токовым выходом входного комплементарного дифференциального каскада (1).