Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом



Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом
Способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом

 


Владельцы патента RU 2468466:

ИНТЕЛ КОРПОРЕЙШН (US)

Изобретение относится к способам и структурам для формирования микроэлектронных устройств. Сущность изобретения: способ формирования буферной архитектуры включает формирование зародышевого слоя GaSb на подложке, формирование буферного слоя Ga(Al)AsSb на зародышевом слое GaSb, формирование нижнего барьерного слоя In0.52Al0.48As на буферном слое Ga(Al)AsSb и формирование переходного слоя InxAl1-xAs на нижнем барьерном слое In0.52Al0.48As. Изобретение обеспечивает изготовление структур с квантовыми ямами на основе InGaAs с малым числом дефектов и необходимым качеством. 3 н. и 17 з.п. ф-лы, 3 ил.

 

Уровень техники

Множество электронных и оптоэлектронных устройств могут быть получены путем создания тонкопленочных полупроводников с кристаллами соединения типа AIII-BV с постоянной релаксированной решетки на одноэлементной подложке из кремния (Si). Поверхностные слои, обеспечивающие высокую производительность материалов с кристаллами соединения типа AIII-BV, могут содержать множество различных высокопроизводительных электронных устройств, таких как комплементарная металл-оксид-полупроводниковая структура (КМОП-структура), а также транзисторы с квантовыми ямами, изготовленные из материалов с чрезвычайно высокой подвижностью носителей заряда, таких как антимонид индия (InSb), арсенид индия и галлия (InGaAs) и арсенид индия (InAs), но не ограничивающихся перечисленными материалами.

Краткое описание чертежей

Хотя описание завершается формулой изобретения, в которой конкретно указан и четко заявлен предмет настоящего изобретения, понять преимущества данного изобретения проще из нижеследующего описания изобретения в сочетании с прилагаемыми чертежами, на которых:

фиг.1A-1G - структуры по варианту осуществления настоящего изобретения;

фиг.2 - зонная диаграмма по варианту осуществления настоящего изобретения;

фиг.3 - блок-схема по варианту осуществления настоящего изобретения.

Осуществление изобретения

Нижеследующее подробное описание содержит ссылки на прилагаемые чертежи, на которых в целях иллюстрации показаны конкретные варианты практического осуществления изобретения. Эти варианты осуществления изобретения описаны достаточно подробно для практического применения изобретения специалистами в данной области техники. Также следует понимать, что различные варианты осуществления изобретения, хотя и отличаются друг от друга, необязательно являются единственными. Например, конкретный признак, структура или характеристика, описанные в данном документе в связи с одним вариантом осуществления изобретения, могут быть реализованы в других вариантах осуществления изобретения в рамках сути и объема изобретения. Кроме того, следует понимать, что положение или компоновка отдельных элементов в каждом из описанных вариантов осуществления изобретения могут изменяться в рамках сути и объема изобретения. В связи с этим нижеследующее подробное описание не следует воспринимать в ограничивающем смысле, а суть и объем настоящего изобретения определяются только прилагаемой формулой изобретения, интерпретируемой соответствующим образом, а также всеми эквивалентами, которые обозначены в пунктах формулы изобретения. На чертежах номера обозначают те же самые или аналогичные функциональные элементы.

Приводится описание способов и связанных с ними структур формирования микроэлектронных структур. Эти способы могут включать формирование зародышевого слоя GaSb на подложке, формирование переходного буферного слоя Ga(Al)AsSb на зародышевом слое GaSb, формирование нижнего барьерного слоя из InAlAs с согласованными параметрами решетки на переходном буферном слое, а также формирование переходного буферного слоя InxAl1-xAs, на нижнем барьерном слое. Слой InGaAs для устройств может выращиваться на переходном буферном слое InxAl1-xAs, который может служить в качестве экранирующего слоя, а также в качестве устройства изолирующего слоя при применении метаморфных транзисторов с высокой подвижностью электронов. Способы настоящего изобретения обеспечивают выращивание материалов с кристаллами соединения типа AIII-BV на кремниевых подложках с согласованными параметрами решетки, тепловыми свойствами и параметрами полярности.

Из-за несогласованности параметров решетки, несогласованности полярностей и тепловой несогласованности между эпитаксиальными слоями полупроводников с кристаллами соединения типа AIII-BV и полупроводниковыми кремниевыми подложками могут возникать дефекты кристаллов. Подобные несоответствия могут приводить к ухудшению электрических характеристик, например к получению низкой подвижности носителей заряда и к появлению высоких утечек. При несогласованности параметров решетки эпитаксиального слоя и подложки более чем на несколько процентов напряжение, вызванное несогласованностью, может стать чрезмерно высоким, и могут возникнуть дефекты в эпитаксиальном слое при релаксации данным эпитаксиальным слоем напряжения, вызванного несогласованностью параметров решетки.

Многие дефекты, такие как нарушение последовательности и возникновение близнецов, имеют тенденцию к распространению внутрь "слоя устройств", в котором может располагаться полупроводниковое устройство. Эти дефекты могут вызывать серьезные проблемы при установке высококачественного материала InGaAs на кремниевые подложки. Оказалось, что структуры известного уровня техники высококачественных тонких пленок из InGaAs, сформированные на кремнии, покрытом GaAs, содержат большое число дефектов и нарушений структуры, которое может составлять порядка 1е10 см-2 (1×10-10 см-2). Варианты осуществления настоящего изобретения обеспечивают формирование на кремнии переходного слоя устройств из InGaAs и структур с квантовыми ямами на основе InGaAs с малым числом дефектов при сохранении превосходных структурных и электрических характеристик.

На фиг.1A-1G показан вариант осуществления способа формирования микроэлектронной структуры, такой как, например, полупроводниковые устройства на основе арсенида индия и галлия (InGaAs). В некоторых вариантах осуществления изобретения может формироваться буферная архитектура для интеграции n-канального устройства из InGaAs с высокой подвижностью электронов на кремниевой подложке для приложений, использующих устройства из высокоскоростных комплементарных металлооксидных полупроводников на основе слаботочных и высокоскоростных сплавов с кристаллами соединения типа AIII-BV. В некоторых вариантах осуществления изобретения буферная архитектура может устранить проблемы, связанные с несогласованностью параметров решетки между активным слоем из InGaAs и кремниевой подложкой.

На фиг.1А показано поперечное сечение участка подложки 100, такой как, например, кремниевая подложка. В одном из вариантов осуществления изобретения структура 100 может содержать подложку 100, которая может иметь сопротивление большой величины, такой как от 1 Ом·см до около 50 кОм·см, но не ограничиваясь этим, может представлять собой кремниевую подложку n- или р-типа. В различных вариантах осуществления изобретения подложка 100 может представлять собой разориентированную кремниевую подложку 100 n- или р-типа (100) с высоким сопротивлением, хотя объем настоящего изобретения не ограничен этим. В одном из вариантов осуществления изобретения подложка 100 может иметь вицинальную поверхность, подготовленную срезанием подложки 100 с выращенного кристалла.

Подложка 100 может срезаться под углом, находящимся в диапазоне от около 2 до около 8 градусов по направлению (110) для получения поверхности, имеющей ступеньки, в одном из вариантов осуществления изобретения. В других вариантах осуществления изобретения могут применяться другие ориентации срезания или подложки 100 без срезания. Подобная подложка 100 с высоким сопротивлением может обеспечить изоляцию устройств. Кроме того, срезание подложки 100 может устранять противофазные домены и противофазные границы при выращивании последующих слоев на подложке 100, таких как, например, последующие слои с кристаллами соединения типа AIII-BV, которые могут выращиваться на подложке 100.

Зародышевый слой 102 может формироваться на подложке 100 (см. фиг.1B). Зародышевый слой 102 может содержать очень тонкий слой материала с низкой точкой плавления, такого как GaSb, в одном из вариантов осуществления изобретения. В одном из вариантов осуществления изобретения зародышевый слой 102 может содержать зародышевый слой 102 из GaSb с узкой запрещенной зоной. В одном из вариантов осуществления изобретения зародышевый слой 102 из GaSb может иметь толщину в диапазоне от около 50 ангстрем до около 300 ангстрем. Зародышевый слой 102 из GaSb может устранить противофазные домены и способствовать созданию виртуальной полярной подложки 100. Относительно низкая точка плавления зародышевого слоя 102 из GaSb может способствовать устранению/скольжению дефектов. Предпочтительной является остановка распространения дефектов при помощи низкотемпературного зародышевого слоя 102 из GaSb.

Зародышевый слой 102 может формироваться путем химического осаждения из паровой фазы при разложении металлоорганических соединений или при помощи процесса молекулярно-пучковой эпитаксии или при помощи другого подобного процесса. В одном из вариантов осуществления изобретения зародышевый слой 102 может применяться для заполнения самых нижних террасных структур кремниевой подложки 100 атомарными двойными слоями GaSb для создания полярной подложки без противофазных доменов. В некоторых вариантах осуществления изобретения формирование зародышевого слоя 102 может осуществляться при температурах, лежащих в диапазоне от около 400°С до около 500°С.

Зародышевый слой 102 может обеспечивать скольжение дислокации и поддерживать несогласованность параметров решетки кремниевой подложки 100 и буферного слоя 104, последовательно сформированного поверх зародышевого слоя 102 (см. фиг.1С), в диапазоне от около 4% до около 8%. В одном из вариантов осуществления изобретения буферный слой 104 может содержать буферный слой 104 из Ga(Al)AsSb с большой запрещенной зоной. В одном из вариантов осуществления изобретения буферный слой 104 из Ga(Al)AsSb может иметь толщину от около 0,3 мкм до около 5 мкм. В одном из вариантов осуществления изобретения буферный слой 104 может выращиваться с согласованием параметра решетки с материалом In0.52Al0.48As, имеющим постоянную решетки около 5,869 ангстрем, который может последовательно формироваться на буферном слое 104.

Буферный слой 104 может также выполнять функцию изоляционного слоя для устройств на подложке 100 за счет наличия большой запрещающей зоны буферного слоя 104, который в некоторых вариантах осуществления изобретения может содержать переходный буферный слой 104. Например, смесь Al и Ga в пропорции 50/50 может смешиваться с зародышевым слоем 102 из GaSb и выращиваться/переходить для согласования параметра решетки с постоянной решетки формируемого впоследствии слоя из InAlAs. В одном из вариантов осуществления изобретения AlAs может иметь постоянную решетки около 5,6532 ангстрем. Буферный слой 104 может формироваться, например, путем химического осаждения из паровой фазы при разложении металлоорганических соединений, при помощи процесса молекулярно-пучковой эпитаксии, путем химического осаждения из паровой фазы или при помощи любой другой подходящей технологии. Преимущество буферного слоя 104 заключается в том, что достаточным является наличие относительно тонкого слоя, поскольку между тонким зародышевым слоем 102 GaSb и тонким нижним барьерным слоем InAlAs, который может формироваться впоследствии на буферном слое 104, необходим только одноступенчатый буферный слой 104 Ga(Al)AsSb.

Нижний барьерный слой 106 может формироваться на буферном слое 104 (фиг.1D). Нижний барьерный слой 106 может содержать согласованный по параметру решетки нижний барьерный слой из In0.52Al0.48As для структур с квантовыми ямами на основе InGaAs в одном из вариантов осуществления изобретения. В одном из вариантов осуществления изобретения нижний барьерный слой может иметь примерно 60% смещение зоны Ес проводимости. Нижний барьерный слой 106 может формироваться из материала с более высоким запрещением, чем слой с квантовыми ямами, формируемый поверх него. Нижний барьерный слой 106 может иметь достаточную толщину для обеспечения потенциального барьера для носителей заряда пакета транзисторов в одном из вариантов осуществления изобретения. В одном из вариантов осуществления изобретения нижний барьерный слой 106 может иметь толщину в диапазоне примерно 100-250 ангстрем. В других вариантах осуществления изобретения нижний защитный слой 106 может иметь толщину в диапазоне примерно 0,5-1,0 мкм.

Переходный слой 108 из InxAl1-xAs может формироваться на нижнем барьерном слое 106 (см. фиг.1Е) и/или на буферном слое 104. В одном из вариантов осуществления изобретения концентрация индия в переходном слое 108 из InxAl1-xAs может составлять от около 52 до около 70%. Процентное содержание алюминия в переходном слое 108 из InxAl1-xAs может быть подобрано для получения равновесно напряженного переходного слоя InxAl1-xAs.

За счет формирования переходного слоя 108 из InxAl1-xAs дислокации кристаллической структуры могут скользить вдоль относительно диагональных плоскостей в пределах переходного слоя InxAl1-xAs. Переходный слой InxAl1-xAs может иметь толщину в диапазоне от около 0,5 мкм до около 2,0 мкм в некоторых вариантах осуществления изобретения. В одном варианте осуществления изобретения зародышевый слой 102, буферный слой 104, нижний барьерный слой 106 и переходный слой InxAl1-xAs могут образовывать буферную архитектуру 110 для фильтрации дислокации. Буферная архитектура 110 может обеспечивать сжимающее напряжение для структуры с квантовыми ямами из InGaAs, формируемой поверх нее. Кроме того, эти слои могут обеспечивать удержание рассогласования параметров решетки в пределах около 4% для сведения к минимуму последовательных дислокации.

В одном из примеров слой In0.52Al0.48As может выращиваться на слое InP, решетка которого согласована с его решеткой, а слой InGa1-xAs с квантовыми ямами может выращиваться поверх данного слоя In0.52Al0.48As, который может выступать в роли барьерного слоя. За счет изменения процентного содержания (х) в слое InxGa1-xAs с квантовыми ямами обеспечивается управление деформацией в пределах слоя InGaAs с квантовыми ямами. Например, возможно достижение деформации около 1,0% при использовании барьерного слоя из In0.52Al0.48As и квантовой ямы из In0.7Ga0.3As.

В другом варианте осуществления изобретения структура с квантовыми ямами InxGa1-xAs может формироваться на переходном слое InxAl1-xAs (который может выполнять функцию барьерного слоя), и управление деформацией может осуществляться за счет регулирования содержания (х) индия в квантовой яме InxGa1-xAs и в переходном слое InxAl1-xAs. В случае переходного барьера возможно осуществление регулирования содержания индия как в переходном барьерном слое InxAl1-xAs, так и в канале InGa1-xAs для управления деформацией канала InGa1-xAs.

После каждого этапа формирования буферной архитектуры 110 и/или после формирования всех слоев буферной архитектуры 110 (см. фиг.1F) может проводиться цикл 111 термического отжига in situ. В некоторых вариантах осуществления изобретения отжиг может осуществляться до формирования слоя с квантовыми ямами на буферной архитектуре 110 для снижения/устранения нарушений структуры кристалла и дефектов. Буферная архитектура также может содержать в одном варианте осуществления изобретения только один нижний барьерный слой 106 и переходный слой InxAl1-xAs, любой из которых может выступать в роли барьерного слоя для структуры с квантовыми ямами.

Слой 112 с квантовыми ямами может формироваться на переходном слое 108 InxAl1-xAs (см. фиг.1G), либо слой 112 с квантовыми ямами может формироваться на нижнем барьерном слое 106. Слой 112 с квантовыми ямами может формироваться из материала с меньшей запрещенной зоной, чем у переходного слоя 108 InxAl1-xAs и/или нижнего барьерного слоя 106. В одном варианте осуществления изобретения слой 112 с квантовыми ямами может формироваться из InxGa1-xAs, где х находится в диапазоне от около 0,53 до около 0,8. Слой 112 с квантовыми ямами может иметь достаточную толщину для обеспечения адекватной электропроводности канала. В некоторых вариантах осуществления изобретения слой 112 с квантовыми ямами может иметь толщину в диапазоне от примерно 10 нм до около 50 нм. Слой 112 с квантовыми ямами может обеспечивать высокую подвижность электронов и скорость для устройств n-канальной структуры металл-оксид-полупроводник, а также может обеспечивать высокую дырочную подвижность и высокую скорость для устройств р-канальной структуры металл-оксид-полупроводник в сравнении с устройством на основе кремния. Данный материал InGaAs с каналом n-типа может иметь большее смещение зоны проводимости (ΔЕс ~0.60 эВ) по отношению к переходному слою InAlAs и обеспечивает удержание электронов внутри квантовой ямы типа I (InGaAs).

Как также показано на фиг.1G, над слоем 112 с квантовыми ямами может формироваться разделительный слой 114 из InxAl1-xAs или InAlAs. Данный разделительный слой 114 может обеспечивать изоляцию носителей заряда и снижение взаимодействия между легированным слоем и двухмерным электронным газом, который может формироваться внутри канала (т.е. канала слоя 112 с квантовыми ямами). Кроме того, разделительный слой 114 может создавать напряжение сжатия для канала слоя 112 с квантовыми ямами. В различных вариантах осуществления изобретения разделительный слой 114 может иметь толщину от примерно 20 ангстрем до примерно 30 ангстрем.

На разделительном слое 112 может формироваться легированный слой 116. Легированный слой 116 может быть дельта-легированным, неоднородно-легированным и/или являться комбинацией данных типов легирования. Например, в одном варианте осуществления изобретения легированный слой 116 может представлять собой кремниевый неоднородно-дельта-легированный слой толщиной от примерно 3 ангстрем до около 5 ангстрем. Для устройства на основе структуры металл-оксид-полупроводник с каналом n-типа легирование может быть реализовано с применением примесей кремния и теллура (Те). Для устройства на основе структуры металл-оксид-полупроводник с каналом р-типа для легирования может применяться бериллий (Be) или углерод (С).

Также на фиг.1G показано, что поверх легирующего слоя 116 может формироваться верхний барьерный слой 118 для завершения структуры устройств. В одном варианте осуществления изобретения верхний барьерный слой 118 может содержать барьерный слой InxAl1-xAs. Верхний барьерный слой 118 может иметь толщину в диапазоне от примерно 50 ангстрем до около 500 ангстрем и может представлять собой барьерный слой 118 на основе барьера Шотки для управления затвором. Поверх верхнего барьерного слоя 116 может формироваться вытравленный ограничительный слой 118, который может представлять собой в некоторых вариантах осуществления изобретения слой фосфида индия (InP).

Как также показано на фиг.1G, может присутствовать контактный слой 120 для обеспечения контактов истока и стока с низким контактным сопротивлением и в различных вариантах осуществления изобретения этот слой может формироваться из InxGa1-xAs. Для устройства на основе структуры металл-оксид-полупроводник с каналом n-типа контактный слой 120 может быть n+легированным, а для устройства на основе структуры металл-оксид-полупроводник с каналом р-типа контактный слой 120 может быть р+легированным. В одном варианте осуществления изобретения контактный слой 120 может иметь толщину в диапазоне от примерно 30 ангстрем до около 300 ангстрем.

Хотя это и не показано на фиг.1G, полностью завершенное устройство может дополнительно включать электроды истока и стока. Кроме того, на верхнем барьерном слое 118 может формироваться слой диэлектрического материала, поверх которого может быть сформирован управляющий электрод. Следует обратить внимание на то, что травление углубления для затвора может быть осуществлено в пределах верхнего барьерного слоя 118 для формирования углубления затвора, на котором может быть сформирован диэлектрический слой и управляющий электрод. Таким образом может быть сформировано соединение Шотки, при помощи которого данный управляющий электрод может управлять слоем 112 с квантовыми ямами.

Соответственно в различных вариантах осуществления изобретения могут формироваться устройства с использованием материала с высокой подвижностью электронов для образования транзисторов с высокой подвижностью электронов, обладающих высокой скоростью и низким энергопотреблением. Подобные устройства могут иметь размеры менее чем примерно 50 нм и частоту переключения примерно 562 ГГц. Данные устройства способны работать при напряжении в диапазоне 0,5-1,0 В без существенного снижения тока возбуждения. Кроме того, варианты осуществления изобретения могут обеспечить меньшее запаздывание затвора по длительности селекторного импульса, чем устройство на основе кремния.

Следует отметить, что возможны три различных траектории, а именно траектории А, В и С, являющиеся вероятными траекториями данной буферной архитектуры, обеспечивающими деформацию сжатия для слоя с квантовыми ямами, сформированного поверх структуры (см. фиг.2). Траектория А, которая может соответствовать запрещенной зоне примерно 1,5 эВ, может быть получена путем создания буферного и барьерного слоев с концентрацией индия приблизительно 52%, а именно In0.52Al0.48As. Хотя подобное сочетание слоев может обеспечить подходящие характеристики изоляции носителей заряда, разница в постоянных решетки слоя этого типа и находящейся под ним подложки может привести к несогласованности постоянных решетки и, таким образом, к возникновению дефектов на стыке. В отличие от этого траектория С, показанная пунктирной линией, которая может обладать относительно плохими характеристиками изоляции носителей заряда, обеспечивает меньшую несогласованность постоянных решетки, что позволяет исключить возникновение дефектов. Для траектории С возможно наличие линейного увеличения концентрации индия от приблизительно 0% (т.е. AlAs) до приблизительно 70% (т.е. In0.70Al0.30As). В этом случае процентный состав In в переходном буфере из InxAl1-xAs или InGaAlAsSb примерно тот же, что и в канале из InxGa1-xAs, сформированном поверх него, в результате чего канал является ненапряженным относительно нижнего барьера. Хотя дефект внутри слоя с квантовыми ямами меньше, изоляция носителей заряда является слабой из-за малого смещения полосы валентностей между нижним барьером InxAl1-xAs (например, х=0,7) и каналом InxGa1-xAs (например, х=0,7), а также из-за того, что не используется преимущество напряжения в квантовой яме.

Для получения преимуществ характеристик изоляции носителей заряда и релаксации, которые обеспечивают создание практически полностью ненапряженной (т.е. метаморфной) структуры, может реализовываться траектория В. В этом воплощении барьерный слой может формироваться с постепенным обращенным переходом, при котором концентрация х индия изменяется от 0% на стыке с зародышевым слоем GaAs и буферным слоем до величины х, равной приблизительно 62% или 63%, а затем снижаться до величины х, примерно равной 52%, как показано на траектории В. Таким образом, возможна реализация требуемой изоляции носителей заряда при обеспечении по существу метаморфного профиля.

Как также показано на фиг.2, над данным нижнем барьерным слоем может формироваться слой с квантовыми ямами с относительно малой запрещенной зоной. В частности, в одном варианте осуществления изобретения слой с квантовыми ямами может формироваться из арсенида индия и галлия, у которого величина х равна 0,7 (т.е. из In0.7Ga0.3As), в результате чего запрещенная зона составляет приблизительно 0,6 эВ. Для обеспечения дополнительного напряжения сжатия в этой структуре с квантовыми ямами возможно формирование верхнего барьера из арсенида индия и алюминия с величиной х, равной приблизительно 52% (т.е. In0.52Al0.48As), что соответствует запрещенной зоне величиной приблизительно 1,5 эВ.

На фиг.3 показана блок-схема способа по одному из вариантов осуществления настоящего изобретения. Как показано на фиг.3, этап 302 содержит формирование зародышевого слоя GaSb на кремниевой подложке. Затем на этапе 304 возможно формирование переходного буферного слоя Ga(Al)AsSb на зародышевом слое GaSb. На этапе 306 может формироваться нижний барьерный слой In0.52Al0.48As на переходном буферном слое Ga(Al)AsSb. На этапе 308 может формироваться переходный буфер из InxAl1-xAs на нижнем барьерном слое, и на этапе 310 на переходном буфере из InxAl1-xAs может формироваться структура с квантовыми ямами. Хотя на фиг.3 показана данная конкретная реализация варианта осуществления настоящего изобретения, это не накладывает ограничений на объем настоящего изобретения.

Таким образом, преимущества вариантов осуществления настоящего изобретения включают, но не ограничиваются ими, формирование переходной постоянной решетки между подложкой и канальной структурой транзисторного устройства с высокой подвижностью электронов, обеспечение большого смещения полосы проводимости между нижним барьером, InAlAs и канальной структурой, такой как InGaAs, и обеспечение изоляции устройств и исключения параллельной проводимости от буферного слоя к канальному слою за счет наличия буферных слоев с большей запрещенной зоной (слоев GaAlAsSb и InAlAs). Буферная архитектура вариантов настоящего изобретения способствует снижению паразитных сопротивлений. Кроме того, буферная архитектура служит нижним барьером для изоляции носителей заряда внутри структуры InGaAs с квантовыми ямами.

Хотя в вышеприведенном описании указаны конкретные этапы и материалы, которые могут применяться в способе по изобретению, специалистам в данной области техники понятно, что возможно осуществление многих модификаций и изменений. Соответственно предполагается, что все подобные модификации, изменения, замены и дополнения находятся в рамках сути и объема изобретения, определенных в прилагаемой формуле изобретения. Кроме того, предполагается, что определенные аспекты микроэлектронных устройств являются хорошо известными в данной области техники. В связи с этим предполагается, что приведенные в данном документе чертежи иллюстрируют только участки приводимого в качестве примера микроэлектронного устройства, которое соответствует практической реализации настоящего изобретения. Таким образом, настоящее изобретение не ограничивается описанными в данном документе структурами.

1. Способ формирования буферной архитектуры, включающий:
формирование зародышевого слоя GaSb на подложке;
формирование буферного слоя Ga(Al)AsSb на зародышевом слое GaSb;
формирование нижнего барьерного слоя In0.52Al0.48As на буферном слое Ga(Al)AsSb; и
формирование переходного слоя InxAl1-xAs на нижнем барьерном слое In0.52Al0.48As.

2. Способ по п.1, в котором подложка является кремниевой подложкой р-типа с высоким сопротивлением и со срезом (100) под углом в диапазоне от около 2 до около 8° относительно направления [110].

3. Способ по п.1, в котором зародышевый слой GaSb образован материалом с низкой точкой плавления и имеет толщину в диапазоне от около 50 ангстрем до около 300 ангстрем.

4. Способ по п.1, в котором буферный слой Ga(Al)AsSb образован буферным слоем Ga(Al)AsSb с большой зоной запрещения и толщиной в диапазоне от около 0,3 мкм до около 2 мкм.

5. Способ по п.1, в котором постоянная решетки буферного слоя Ga(Al)AsSb согласована с постоянной решетки нижнего барьерного слоя In0.52Al0.48As.

6. Способ по п.1, дополнительно содержащий формирование буферного слоя Ga(Al)AsSb путем постепенного изменения состава слоя Ga(Al)AsSb для согласования постоянной решетки с постоянной решетки нижнего барьерного слоя In0.52Al0.48As.

7. Способ по п.1, в котором переходный слой InxAl1-xAs содержит от около 52% до около 70% индия.

8. Способ по п.1, дополнительно включающий формирование структуры InxGa1-xAs с квантовыми ямами на переходном слое InxAl1-xAs, в котором напряжение может регулироваться путем регулирования процентного содержания индия в слое InxGa1-xAs с квантовыми ямами и в слое InxAl1-xAs.

9. Способ по п.8, в котором структура InGaAs с квантовыми ямами содержит напряженный слой, сформированный на арсениде индия и галлия InGaAs.

10. Способ по п.1, в котором формирование зародышевого слоя, буферного слоя, нижнего барьерного слоя и переходного слоя InxAl1-xAs может включать формирование буферной архитектуры, и в котором буферная архитектура может подвергаться отжигу in situ для устранения дислокаций.

11. Способ формирования буферной архитектуры, включающий:
формирование буферной структуры фильтрации дислокаций, содержащей зародышевый слой GaSb, расположенный на подложке, буферный слой Ga(Al)AsSb, расположенный на зародышевом слое GaSb, нижний барьерный слой In0.52Al0.48As, расположенный на буферном слое Ga(Al)AsSb, и переходный слой InxAl1-xAs, расположенный на нижнем барьерном слое In0.52Al0.48As; и
формирование структуры с квантовыми ямами на буферной структуре фильтрации дислокаций.

12. Способ по п.11, дополнительно включающий:
формирование разделительного слоя поверх слоя с квантовыми ямами;
формирование дельта-легированного слоя поверх разделительного слоя и
формирование верхнего барьерного слоя поверх дельта-легированного слоя.

13. Микроэлектронная структура, содержащая:
зародышевый слой GaSb, расположенный на подложке;
буферный слой Ga(Al)AsSb, расположенный на зародышевом слое GaSb;
нижний барьерный слой In0.52Al0.48As, расположенный на буферном слое Ga(Al)AsSb; и
переходный слой In0.52Al0.48As, расположенный на нижнем барьерном слое In0.52Al0.48As.

14. Структура по п.13, подложка которой представляет собой кремниевую подложку р-типа со срезом (100), выполненным под углом из диапазона от около 2 до около 8° по отношению к направлению [100].

15. Структура по п.13, в которой зародышевый слой GaSb содержит материал с низкой точкой плавления и имеет толщину от около 50 ангстрем до около 300 ангстрем.

16. Структура по п.13, в которой буферный слой Ga(Al)AsSb содержит буферный слой Ga(Al)AsSb с большой запрещенной зоной и толщиной в диапазоне от около 0,3 мкм до около 2 мкм.

17. Структура по п.13, которая дополнительно содержит переходный слой InxAl1-xAs, расположенный на нижнем барьерном слое In0.52Al0.48As, причем переходный слой InxAl1-xAs содержит от около 52% до около 70% индия.

18. Структура по п.17, которая дополнительно содержит структуру с квантовыми ямами, расположенную на переходном слое InxAl1-xAs.

19. Структура по п.18, которая дополнительно содержит разделительный слой, расположенный на структуре с квантовыми ямами, дельта-легированный слой, расположенный на разделительном слое, и верхний барьерный слой, расположенный на дельта-легированном слое.

20. Структура по п.18, которая содержит транзистор с высокой подвижностью электронов, в которой слой с квантовыми ямами образует канал транзистора с высокой подвижностью электронов.



 

Похожие патенты:

Изобретение относится к инвертору, состоящему из тонкопленочных транзисторов с оксидным полупроводниковым слоем. .

Изобретение относится к полупроводниковым приборам оптоэлектроники и устройствам памяти. .

Изобретение относится к аморфному оксиду и полевому транзистору с его использованием. .

Изобретение относится к аморфному оксиду и полевому транзистору с его использованием. .

Изобретение относится к полевым транзисторам с использованием аморфного оксида для активного слоя. .

Изобретение относится к тонкопленочным транзисторам, использующим оксидный полупроводник. .

Изобретение относится к аморфному оксиду, применяемому в активном слое полевого транзистора. .

Изобретение относится к нанотехнологии и может быть использовано для синтеза массивов пространственно-упорядоченных наночастиц полупроводников. .

Изобретение относится к получению полупроводниковых наноматериалов. .

Изобретение относится к устройству плазменного осаждения из паровой фазы для получения кремниевых тонкопленочных модулей солнечного элемента, к способу получения тонкопленочных модулей и к кремниевым тонкопленочным фотогальваническим панелям.

Изобретение относится к технологическому оборудованию для нанесения полупроводниковых материалов на подложку эпитаксиальным наращиванием и может быть использовано при изготовлении различных полупроводниковых приборов микро- и оптоэлектроники.

Изобретение относится к области электронной техники и может быть использовано при производстве изделий микроэлектроники. .
Изобретение относится к солнечным элементам и к новому использованию тетрахлорида кремния. .

Изобретение относится к нанопроволокам и устройствам с полупроводниковыми нанопроволоками. .

Изобретение относится к устройству и способу управления температурой поверхности, по меньшей мере, одной подложки, лежащей в технологической камере реактора CVD. .

Изобретение относится к технологии выращивания полупроводниковых гетероструктур со множественными квантовыми ямами методом молекулярно-пучковой эпитаксии (МПЭ) и может быть использовано при изготовлении устройств на основе фотоприемных матриц с чувствительностью в глубоком инфракрасном диапазоне (8-12 мкм)
Наверх