Логический модуль



Логический модуль
Логический модуль

 


Владельцы патента RU 2472209:

Закрытое акционерное общество "ИВЛА-ОПТ" (RU)

Логический модуль предназначен для воспроизведения простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и содержит пять элементов И, пять элементов ИЛИ и четыре мажоритарных элемента. Техническим результатом является расширение функциональных возможностей за счет дополнительно введенных логических элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2286594, кл. G06F 7/57, 2006 г.), который содержит два элемента И, два элемента ИЛИ, три мажоритарных элемента и реализует любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов, - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два элемента И, два элемента ИЛИ и три мажоритарных элемента, у которых первый вход первого, первый и второй входы второго мажоритарных элементов соединены соответственно с первым, вторым настроечными входами логического модуля и выходом первого мажоритарного элемента, первый и второй входы j-го элемента И подключены соответственно к первому и второму входам j-го элемента ИЛИ, а первый, второй входы первого и первый, второй входы второго элементов ИЛИ являются соответственно первым, вторым и третьим, четвертым информационными входами логического модуля, особенность заключается в том, что в него дополнительно введены три элемента И, три элемента ИЛИ и мажоритарный элемент, причем первый и второй входы k-го элемента И подключены соответственно к первому и второму входам k-го элемента ИЛИ, j-й вход и выход третьего элемента ИЛИ соединены соответственно с выходом j-го элемента ИЛИ и третьим входом первого мажоритарного элемента, j-й вход и выход четвертого элемента И подключены соответственно к выходу j-го элемента И и третьему входу четвертого мажоритарного элемента, а первый, второй входы и выход пятого элемента ИЛИ соединены соответственно с выходом третьего элемента И, выходом четвертого элемента ИЛИ и третьим входом второго мажоритарного элемента, подключенного выходом к второму входу третьего мажоритарного элемента, первый, третий входы и выход которого соединены соответственно с третьим настроечным входом логического модуля, выходом пятого элемента И и вторым входом четвертого мажоритарного элемента, подключенного первым входом и выходом соответственно к четвертому настроечному входу и выходу логического модуля, пятый информационный вход которого соединен с вторым входом первого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 11,…,15, элементы ИЛИ 21,…,25 и мажоритарные элементы 31,…,34, причем первый вход элемента 3i соединен с i-м настроечным входом логического модуля, первый и второй входы элемента 1m подключены соответственно к первому и второму входам элемента 2m, j-й вход и выход элемента 23 соединены соответственно с выходом элемента 2j и третьим входом элемента 31, j-й вход и выход элемента 14 подключены соответственно к выходу элемента 1j и третьему входу элемента 34, первый, второй входы и выход элемента 25 соединены соответственно с выходами элементов 13, 24 и третьим входом элемента 32, выход элемента 15 подключен к третьему входу элемента 33, выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а выход элемента 34 и второй вход элемента 31 образуют соответственно выход и пятый информационный вход логического модуля, первый, второй и третий, четвертый информационные входы которого соединены соответственно с первым, вторым входами элемента 21 и первым, вторым входами элемента 22.

Работа предлагаемого логического модуля осуществляется следующим образом.

На его первый,…, пятый информационные и первый,…,четвертый настроечные входы подаются соответственно двоичные сигналы x1,…,x5 ∈{0,1} и y1,,y4 ∈{0,1}. Сигнал на выходе мажоритарного элемента 3i (i∈{1,2,3,4}) равен «1» («0») только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные «1» («0»). Следовательно, если на первом входе элемента 3i присутствует «1» («0»), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, на выходе модуля имеем

где , · есть символы операций ИЛИ, И; τ1,…,τ5 есть простые симметричные булевы функции пяти аргументов х1,…,х5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов, - входных двоичных сигналов.

Логический модуль, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий два элемента И, два элемента ИЛИ и три мажоритарных элемента, у которых первый вход первого, первый и второй входы второго мажоритарных элементов соединены соответственно с первым, вторым настроечными входами логического модуля и выходом первого мажоритарного элемента, первый и второй входы j-го элемента И подключены соответственно к первому и второму входам j-го элемента ИЛИ, а первый, второй входы первого и первый, второй входы второго элементов ИЛИ являются соответственно первым, вторым и третьим, четвертым информационными входами логического модуля, отличающийся тем, что в него дополнительно введены три элемента И, три элемента ИЛИ и мажоритарный элемент, причем первый и второй входы k-го элемента И подключены соответственно к первому и второму входам k-го элемента ИЛИ, j-й вход и выход третьего элемента ИЛИ соединены соответственно с выходом j-го элемента ИЛИ и третьим входом первого мажоритарного элемента, j-й вход и выход четвертого элемента И подключены соответственно к выходу j-го элемента И и третьему входу четвертого мажоритарного элемента, а первый, второй входы и выход пятого элемента ИЛИ соединены соответственно с выходом третьего элемента И, выходом четвертого элемента ИЛИ и третьим входом второго мажоритарного элемента, подключенного выходом к второму входу третьего мажоритарного элемента, первый, третий входы и выход которого соединены соответственно с третьим настроечным входом логического модуля, выходом пятого элемента И и вторым входом четвертого мажоритарного элемента, подключенного первым входом и выходом соответственно к четвертому настроечному входу и выходу логического модуля, пятый информационный вход которого соединен с вторым входом первого мажоритарного элемента.



 

Похожие патенты:

Изобретение относится к сельскому хозяйству, в частности к технологиям и автоматизированным устройствам регулирования технологических процессов производства агропродукции в растениеводстве.
Изобретение относится к кодированию числовых данных и передачи структур данных в телекоммуникационной системе, основанной на IP-протоколе. .

Изобретение относится к области немедленной передачи текстовых сообщений в системе мобильной связи, а именно к автоматическому сопоставлению множества мобильных абонентов.

Сумматор // 2469381
Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих сумматоров и АЛУ. .

Изобретение относится к области вычислительной техники и может быть использовано для построения быстродействующих вычислительных средств в системах с повышенной достоверностью обрабатываемых и выдаваемых данных.

Изобретение относится к области вычислительной техники и предназначено для применения в специализированных вычислителях, а также в системах управления и контроля для вычитания чисел в дополнительном коде.

Изобретение относится к области цифровой радиосвязи и может быть использовано для обработки отчетов о состоянии буфера (BSR). .

Изобретение относится к вычислительной технике и может быть использовано как специализированный вычислитель универсальный в классе логических вычислений. .

Изобретение относится к вычислительной технике и предназначено для моделирования процесса заполнения рюкзака (контейнера, баржи, транспортного самолета и т.п.) различными предметами таким образом, чтобы суммарная стоимость заполненного рюкзака была бы максимальной при ограничении на суммарный вес всего рюкзака.

Изобретение относится к области информационных технологий, в частности к обработке сообщений электронной почты, и может быть использовано для организации коммуникаций между различными лицами

Изобретение относится к компьютерной обработке цифровых данных, точнее к способам сжатия массивов цифровой информации путем нахождения совпадающих фрагментов последовательности данных

Изобретение относится к вычислительной технике, в частности к специализированным процессорам с высокой степенью параллелизма

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию суммирования m n-разрядных операндов путем подсчета единичных бит в разрядных срезах операндов

Функциональная структура сумматора f2( cd) условно "k" разряда параллельно-последовательного умножителя f ( cd), реализующая процедуру "дешифрирования" входных структур аргументов слагаемых [1,2sj h1]f(2n) и [1,2sj h2]f(2n) позиционного формата "дополнительный код ru" посредством применения арифметических аксиом троичной системы счисления f(+1,0,-1) и логического дифференцирования d1/dn f1(+ -)d/dn аргументов в объединенной их структуре (вариант русской логики) // 2480817
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi ]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметической операции умножения аргументов множимого ±[mj]f(2n) и аргументов множителя ±[ni]f(2n) - «Дополнительный код»
Наверх