Способ формирования аргументов аналоговых сигналов частичных произведений [ni]&[mj]f(h) cd аргументов множимого ±[mj]f(2n) и аргументов множителя ±[ni]f(2n) - "дополнительный код" в пирамидальном умножителе f ( cd ) для последующего логического дешифрирования f1(cd ) и формирования результирующей суммы ±[s ]f(2n) - "дополнительный код" (варианты русской логики)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметической операции умножения аргументов множимого ±[mj]f(2n) и аргументов множителя ±[ni]f(2n) - «Дополнительный код». Техническим результатом является повышение быстродействия процесса преобразования аргументов частичных произведений. В одном из вариантов структура реализована с использованием логических элементов НЕ, ИЛИ-НЕ. 4 н.п. ф-лы.

 

Текст описания приведен в факсимильном виде.

1. Способ формирования аналоговых сигналов аргументов частичных произведений [ni]&[mj]f(h)↓CD множителя ±[ni]f(2n) и множимого ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы ±[SΣ]f(2n) - «Дополнительный код», включающий активизацию упорядоченной последовательности аналоговых сигналов частичных произведений младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min и активизацию аналоговых сигналов частичных произведений средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&) группы «h» первых и вторых уровней и частичных произведений старших разрядов старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓ группы «h» первых и вторых уровней в соответствии с логико-динамическим процессом преобразования аргументов аналоговых сигналов, который в «логическом информационном пространстве» соответствует графоаналитическому выражению вида

где 1,2[mj-2h&]min↓ - структура аргументов «Уровня 1» и «Уровня 2» в группе «h» с конкретизацией действия удаления (min↓) аргумента младшего разряда, и в каждой «h» группе выполняют одновременный анализ на логическом уровне как активности аргументов аналоговых сигналов «Множимых» h[mj-1min] и h[mj-2min], а с учетом «h» соответствуют структурам аналоговых сигналов множимых [mj-2h+1]min↓ и [mj-2h]min↓, в которых в зависимости от «Уровня 1» и «Уровня 2» в группе «h» исключены один и два аргумента аналогового сигнала младших разрядов h(mj)min и h(mj+1)min соответствующей группы «h», так и активность соответствующего аргумента аналогового сигнала 1(ni)max первого уровня и аргумента аналогового сигнала 2(ni+1)max второго уровня условно «i» разрядов множителя ±[ni]f(2n) той же группы «h» и при их одновременной активности активизируют аргумент аналоговых сигналов 1(mj&)max старшего разряда первого уровня и структуру аргументов 1,2[mj-2h&]min↓ первого и второго уровней частичных произведений старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓, при этом аргументы аналоговых сигналов частичных произведение средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&) активизируют в соответствие с логико-динамическим процессом преобразования аргументов аналоговых, который в «логическом информационном пространстве» соответствует графоаналитическому выражению вида

где в каждой «h» группе выполняют одновременный анализ на логическом уровне активности как аргументов аналоговых сигналов (ni)max и (mj)min условно «i» и «j» разрядов, так и аргументов аналоговых сигналов (ni+1)max и (mj+1)min условно «i+1» и «j+1» разрядов той же группы «h» множителя ±[ni]f(2n) и множимого ±[mj]f(2n) и активизируют аргументы аналоговых сигналов частичных произведений средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&), отличающийся тем, что активизацию аргументов аналоговых сигналов частичных произведений младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min первых и вторых уровней выполняют также в группе «h» в соответствии с логико-динамическим процессом преобразования аргументов аналоговых сигналов, который в «логическом информационном пространстве» соответствует графоаналитическому выражению вида

где также в каждой «h» группе выполняют одновременный анализ на логическом уровне как активность структуры аргументов аналоговых сигналов множимого h[mj-1max] и h[mj-2max], а с учетом «h» они соответствуют структурам аналоговых сигналов аргументов множимых [mj-2h+1]max↓ и [mj-2h]max↓ с удаленными аргументами старших разрядов h(mj)max и h(mj-1)max предыдущей группы «h», так и двух последовательных аргументов аналоговых сигналов h(ni)min и h(ni+1)min условно «i» разрядов множителя ±[ni]f(2n) той же группы «h» и активизируют аргументы аналоговых сигналов частичных произведений младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min, которые включают в общую структуру частичных произведений аналоговых сигналов средних разрядов 0[ni]&[mj]f(h)↓CD1,2(Sh&) и старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓ в соответствии с логико-динамическим процессом преобразования аргументов аналоговых сигналов, который в «логическом информационном пространстве» соответствует графоаналитическому выражению вида

2. Способ формирования аналоговых сигналов аргументов частичных произведений [ni]&[mj]f(h)↓CD множителя ±[ni]f(2n) и множимого ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы в формате ±[SΣ]f(2n) - «Дополнительный код», который включает одновременный анализ структуры аргументов аналоговых сигналов множимых [ni-2h+1] и [ni-2h] множителя ±[ni]f(2n), где «h» - число первых и вторых уровней в структуре частичных произведений старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓ и соответствующих аргументов множителей (mj+1)kj+h-1 и (mj)kj+h-1 множимого ±[mj]f(2n), и этот анализ выполняют посредством функциональной линейной структуры первого уровня f1[&i-2h+1]-И и функциональной линейной структуры f2[&i-2h]-И второго уровня с логическими функциями f1(h&i)-И и f2(h&i)-И условно «i» разрядов в соответствии с математическими моделями вида

и в соответствии с графоаналитическим выражением вида

и формируют аргумент аналогового сигнала 1(mj)max старшего разряда и аргументы аналогового сигнала младших разрядов 1[mj-2h]min↓ первого уровня и аргументы аналоговых сигналов 2[mj-2h]min↓ второго уровня частичных произведений с удаленными (min↓) аргументами младших разрядов структуры множимого ±[mj]f(2n), при этом включает одновременный анализ аргументов (mj+1)kj+h-1, (ni)ki+h-1 и (mj)kj+h-1, (ni+1)ki+h-1 посредством логической функции f1(h&)-И и логической функции f2(h&)-И в соответствии с математическими моделями вида

и в соответствии с графоаналитическим выражением вида

и формируют аргументы аналоговых сигналов 1(Sh&) и 2(Sh&) соответственно первого и второго уровня в группе «h» частичных произведений средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&), отличающийся тем, что одновременный анализ при активизации аргументов аналоговых сигналов частичных произведений младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min группы первых и вторых уровней «h» выполняют структуры аргументов аналоговых сигналов множимых [mj-2h+1] и [mj-2h] структуры ±[mj]f(2n) и соответствующих аргументов множителей (ni)kj+h-1 и (ni+1)kj+h-1 структуры ±[ni]f(2n), и его выполняют посредством функциональной линейной структуры f3[h&j-2h+1]-И и посредством функциональной линейной структуры f4[h&j-2h]-И условно «j» разрядов в соответствии с математическими моделями вида

и в соответствии с графоаналитическим выражением вида

и активизируют аргумент аналогового сигнала 1(mj&)min младшего разряда и структуры аргументов 1[mj-2h&]max↓ первого уровня и структуры аргументов 2[mj-2h&]max↓ второго уровня соответственно, при этом функциональные структуры частичных произведений младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min первого и второго уровня группы «h» объединяют с функциональными структурами, активизирующие результирующие аргументы частичных произведений старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓ и средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&) первых и вторых уровней той же группы «h» в соответствии с математической моделью вида

посредством которой и формируют аналоговые сигналы аргументов частичных произведений [ni]&[mj]f(h)↓CD сомножителей ±[ni]f(2n) и ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы в формате ±[SΣ]f(2n) - «Дополнительный код».

3. Функциональная структура формирования аналоговых сигналов аргументов частичных произведений [ni]&[mj]f(h)↓CD множителя ±[ni]f(2n) и множимого ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы в формате ±[SΣ]f(2n) - «Дополнительный код», включающая функциональную линейную структуру f1[&j-2h]-И и функциональную линейную структуру f2[&j-2h]-И условно «j» разрядов, где «h» - группа первых и вторых уровней частичных произведений, выполненные в соответствии с математической моделью вида

в которых первые функциональные связи являются функциональными связями структуры для приема аргументов множимых [mj-2h+1]min↓ и [mj-2h]min↓ множимого ±[mj]f(2n), вторые функциональные связи являются функциональными входными связями структуры для приема аргумента (ni+1)ki+h-1 условно «i+1» разряда и аргумента (ni)ki+h-1 условно «i» разряда множителя ±[ni]f(2n), а функциональные выходные связи, формирующие аргумент частичного произведение 1(mj&)max старшего разряда и структуру аргументов 1[mj-2h&] условно «j» разрядов первого уровня и структуру аргументов 2[mj-2h&] условно «j» разрядов второго уровня являются функциональными выходными связями структуры, включающая функциональные структуры с логическими функциями f1(h&)-И и f2(h&)-И средних разрядов, выполненные в соответствии с математическими моделями вида

в которых первые функциональные связи являются функциональными связями структуры для приема аргумента (mj+1)kj+h-1 условно «j+1» разряда и аргумента (mj)kj+h-1 условно «j» разряда множимого ±[mj]f(2n), вторые функциональные связи являются функциональными входными связями структуры для приема аргумента (ni)ki+h-1 условно «i» разряда и аргумента (ni+1)ki+h-1 условно «i+1» разряда множителя ±[ni]f(2n), а функциональные выходные связи, формирующие аргумент частичного произведения средних разрядов 1(Sh&) и 2(Sh&) являются функциональными входными связями структуры и включающая функциональные линейные структуры f3[h&j-2h+1]-И и f4[h&j-2h]-И условно «j» разрядов, выполненные в соответствии с аналитическими выражениями вида

в которых функциональные входные связи, являются функциональными входными связями структуры для приема структуры аргументов [mj-2h+1]max↓ и [mj-2h]max↓ множимого ±[mj]f(2n) и для приема аргумента (ni)ki+h-1 условно «i» разряда и аргумента (ni+1)ki+h-1 условно «i+1» разряда множителя ±[ni]f(2n), при этом функциональная выходная связь функциональной линейной структуры f3[h&j-2h+1]-И является функциональной выходной связью структуры для формирования аргумента младшего разряда 1(mj&)min частичных произведений, вторые функциональные связи, как и функциональные выходные связи функциональной линейной структуры f4[h&j-2h]-И являются функциональными выходными связями структуры, отличающаяся тем, что функциональные выходные связи в функциональных линейных структурах f3[h&j-2h+1]-И и f4[h&j-2h]-И выполнены в соответствии с математической моделью вида

в которой вторые функциональные выходные связи функциональной линейной структуры f3[h&j-2h+1]-И предназначенные для формирования частичных произведений 1[mj-2h&]max↓ условно «j» разрядов первого уровня в группе «h» и функциональные выходные связи функциональной линейной структуры f4[h&j-2h+1]-И предназначенные для формирования частичных произведений 2[mj-2h&]max↓ условно «j» разрядов второго уровня в группе «h» являются функциональными выходными связями структуры для активизации частичных произведений 1[mj-2h&]max↓ и 2[mj-2h&]max↓, и посредством которой формируют аналоговые сигналы аргументов частичных произведений [ni]&[mj]f(h)↓CD множителя ±[ni]f(2n) и множимого ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы в формате ±[SΣ]f(2n) - «Дополнительный код».

4. Функциональная структура формирования аналоговых сигналов аргументов частичных произведений [ni]&[mj]f(h)↓CD множителя ±[ni]f(2n) и множимого ±[mj]f(2n) - «Дополнительный код» в пирамидальном умножителе fΣ(↓CDΣ) для последующего логического дешифрирования f1(CD↓) и формирования результирующей суммы в формате ±[SΣ]f(2n) - «Дополнительный код», отличающаяся тем, что функциональная структура выполнена в виде функциональных структур активизации аргументов частичных произведений первого и второго уровня «Группы уровней» «h» старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓, средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&) и младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min, при этом в функциональную структуру активизации аргументов частичных произведений «Группы уровней» «h» старших разрядов max[ni]&[mj]f(h)↓CD 1(mj&)max и 1,2[mj-2h&]min↓ введены функциональная совокупность [& i-2h+1]1 и [& i-2h]2 логических функций f1(& i)-НЕ, логические функции f1(h &)-НЕ и f2(h &)-НЕ и функциональная линейная структура f1[}(&)i-2h]-ИЛИ-НЕ и f2[}(&)i-2h]-ИЛИ-НЕ, а функциональные связи выполнены в соответствии с математической моделью вида

где [& j-2h+1]1 и [& j-2h]2 - функциональная совокупность логических функций f1(& i)-НЕ; h & 1 и h & 2 - аналитический символ логической функции f1(&)-НЕ и f2(&)-НЕ; «h» - «Группа уровней» первых и вторых в пирамидальной структуре умножителя fΣ(↓CDΣ);
- функциональная линейная структура f1[}(&)j-2h]-ИЛИ-НЕ логических функций f1(}& j)-ИЛИ-НЕ условно «j» разрядов;
- функциональная линейная структура f2[}(&)i-2h]-ИЛИ-НЕ;
и в функциональную структуру активизации аргументов частичных произведений «Группы уровней» «h» средних разрядов 0[ni]&[mj]f(h)↓CD 1,2(Sh&) введены логические функции f1(h}&)-ИЛИ-НЕ и f2(h}&)-ИЛИ-НЕ, а функциональные связи выполнены в соответствии с математическими моделями вида

где
и - логическая функция f1(h}&)-ИЛИ-НЕ и f2(h}&)-ИЛИ-НЕ;
а в функциональную структуру активизации аргументов частичных произведений «Группы уровней» «h» младших разрядов min[ni]&[mj]f(h)↓CD 1,2[mj-2h&]max↓ и 1(mj&)min введены функциональная совокупность h[& j-2h+1]3 и h[& j-2h]4 логических функций f3(h & j)-НЕ и f4(h & j)-НЕ, логические функции f3(h &)-НЕ и f4(h &)-НЕ, а также функциональная линейная структура f3[h}(&)j-2h]-ИЛИ-НЕ и f4[h}(&)j-2h]-ИЛИ-НЕ условно «j» разрядов, а функциональные связи выполнены в соответствии с математической моделью вида

где h[& j-2h+1]3 и h[& j-2h]4 - функциональная совокупность логических функций f3(h & j)-НЕ и f4(h & j)-НЕ; h & 3 и h & 4 - аналитический символ логической функции f3(h &)-НЕ и f4(h &)-НЕ;
- функциональная линейная структура f3[h}(&)j-2h]-ИЛИ-НЕ логических функций f3(}& j)-ИЛИ-НЕ условно «j» разрядов;
- функциональная линейная структура f4[h}(&)j-2h]-ИЛИ-НЕ логических функций f4(h}& j)-ИЛИ-НЕ условно «j» разрядов.



 

Похожие патенты:

Функциональная структура сумматора f2( cd) условно "k" разряда параллельно-последовательного умножителя f ( cd), реализующая процедуру "дешифрирования" входных структур аргументов слагаемых [1,2sj h1]f(2n) и [1,2sj h2]f(2n) позиционного формата "дополнительный код ru" посредством применения арифметических аксиом троичной системы счисления f(+1,0,-1) и логического дифференцирования d1/dn f1(+ -)d/dn аргументов в объединенной их структуре (вариант русской логики) // 2480817
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi ]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1).

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию суммирования m n-разрядных операндов путем подсчета единичных бит в разрядных срезах операндов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к вычислительной технике, в частности к специализированным процессорам с высокой степенью параллелизма. .

Изобретение относится к компьютерной обработке цифровых данных, точнее к способам сжатия массивов цифровой информации путем нахождения совпадающих фрагментов последовательности данных.

Изобретение относится к области информационных технологий, в частности к обработке сообщений электронной почты, и может быть использовано для организации коммуникаций между различными лицами.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем

Изобретение относится к прогнозируемым торговым системам, более конкретно к способам и системам для приближенного сравнения строк в базе данных с добавляемой записью в базу данных, находящуюся в сети обслуживания банковских карт

Изобретение относится к системам и способам расчета и назначения приоритета антивирусной проверки различных объектов

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений. Техническим результатом является повышение быстродействия обработки сигналов при сохранении достоверности результатов обработки. В одном из вариантов способ содержит параллельно-последовательную обработку сигнала в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. При этом обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, который разделяют на три части линиями, исходящими из вершин углов треугольника. 5 н. и 24 з.п. ф-лы, 3 ил., 3 табл.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для осуществления вычислений в формате с плавающей запятой. Техническим результатом является увеличение точности запоминаемых результатов интервальных вычислений в формате с плавающей запятой при сохранении суммарной разрядности кода верхней и нижней границ арифметического интервала. Устройство содержит шифратор, блок дешифраторов, ПЗУ, сдвигатели, вычитатели, мультиплексоры, сумматор, сумматоры по модулю два, инвертор, элементы И, ИЛИ. 5 ил.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для осуществления вычислений в формате с плавающей запятой. Техническим результатом является увеличение точности запоминаемых результатов интервальных вычислений в формате с плавающей запятой, при сохранении суммарной разрядности кода верхней и нижней границ арифметического интервала. Устройство содержит триггеры, регистры, ПЗУ, вычитатели, сумматоры, мультиплексоры, сдвигатели, блоки сравнения, сумматоры по модулю два, элементы И, ИЛИ, приоритетный шифратор. 5 ил.

Изобретение предназначено для реализации симметричных логических функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, либо сложения по модулю 2 тех же трех аргументов. Логический модуль содержит шесть замыкающих и шесть размыкающих ключей. 1 ил.

Изобретение относится к области вычислительной техники, а именно к вычислительным системам на основе микропроцессоров с блоками вещественной и специализированной комплексной арифметики, включающими в себя подблоки операции умножения с накоплением. Техническим результатом является ускорение процесса выполнения потока независимых команд «умножения с накоплением» при разрешенной исключительной ситуации «потеря точности». Устройство содержит подблок предсказания суммы мантисс, счетчик старших нулей суммы мантисс, регистры мантисс чисел, входные регистры экспонент чисел, счетчик младших нулей мантиссы слагаемого, подблок вычисления сдвига выравнивания и предсказания сдвига предварительной нормализации, компаратор ранней потери точности, счетчик младших нулей суммы мантисс, компаратор поздней потери точности. 5 ил., 1 табл.

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных делителей, обрабатывающих массивы положительных целых чисел. Техническим результатом является повышение скорости вычисления. Способ содержит этапы, на которых происходит параллельная запись делителя в ячейки матрицы на элементах памяти, первый разряд частного становится равным сумме по модулю два младшего разряда первого столбца матрицы и первого разряда делимого, остальные разряды частного становятся равными нулю; подсчитывается количество единиц b2 в векторе, равном поразрядному логическому умножению соответствующих разрядов второго столбца матрицы и разрядов частного, при этом второй разряд частного становится равным сумме по модулю два младшего разряда b2 и второго разряда делимого; аналогично подсчитывается количество единиц bi в векторе, который равен поразрядному логическому умножению соответствующих разрядов i-го столбца матрицы и разрядов частного, после чего вычисляется сумма ci вектора bi и вектора bi-1, сдвинутого на один разряд вправо, при этом i-й разряд частного становится равным сумме по модулю два младшего разряда сi и i-го разряда делимого, в итоге будет сформировано m-разрядное частное исходных чисел. 2 ил.
Наверх