Формирователь импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки


 


Владельцы патента RU 2483437:

Учреждение Российской академии наук Институт проблем проектирования в микроэлектронике РАН (ИППМ РАН) (RU)

Изобретение относится к области микроэлектроники и, в частности, к сенсорным и микромощным микросхемам. Технический результат заключается в повышении эффективности обработки сигналов за счет исключения влияния паразитной инжекции электронов в подложку при подключении индуктивной нагрузки и достигается за счет управляемого установления скорости изменения выходного тока формирователя импульсов напряжения. Формирователь импульсов напряжения включает выходной каскад на комплементарных транзисторах, реализованный на основе КМОП-транзисторов и разделенный на несколько секций, каждая из которых содержит два элемента задержки сигнала, Р-МОП-транзистор и N-МОП-транзистор, и логический блок управления выходными транзисторами, включающий асинхронный D-триггер, логический элемент совпадения состояний, логические элементы «ИЛИ», «И». 1 ил.

 

Область техники

Изобретение относится к области микроэлектроники и, в частности, к сенсорным и микромощным микросхемам.

Уровень техники

В быстродействующих цифровых и аналоговых микросхемах паразитная инжекция электронов в подложку не оказывает существенного влияния на параметры изделий. В микросхемах, включающих датчики физических величин, микромощные аналоговые блоки и цифровые блоки обработки сигналов, паразитная инжекция электронов в подложку может катастрофически искажать обрабатываемую информацию. Экспериментально наблюдалась инжекция электронов в подложку микросхемы матричного фотоприемника [1] ([1] Gergel V.A., Vanyushin I.V. CMOS Color Image Sensor. Current State and Aspects. Proceedings of The International Conference "Micro- and nanoelectronics - 2009" (ICMNE-2009)). Электроны инжектировались в подложку при переключении выходного формирователя цифровых сигналов. На полученном с фотоприемника изображении наблюдалось светлое пятно диаметром около 1 мм в масштабе кристалла микросхемы. Выходной транзистор формирователя цифровых сигналов находился в центре этого пятна. При этом отрицательные выбросы выходного сигнала появлялись только за счет индуктивности проводников на печатной плате фотоприемного блока. Таким образом, задача подавления инжекции электронов в подложку микросхем, предназначенных для регистрации и обработки слабых электрических сигналов, имеет принципиальное значение.

Известные технические решения основаны на включении в состав микросхемы дополнительных элементов, переключающих ток отрицательных выбросов в шину питания, соединенную с подложкой. Эти решения позволяют уменьшить величину выбросов, но не могут исключить их полностью. Технические решения, снижающие скорость изменения выходного напряжения формирователя импульсов, значительно увеличивают энергопотребление. Подобные решения описаны в патентах: RU 215876 С2 (27.10.2000 г.), RU 2287219 С1 (10.11.2006 г.), RU 2397612 С1 (8.04.2010 г.), RU 2422984 С2 (10.11.2011 г.).

Однако в этих решениях не используется принцип прямого ограничения скорости изменения выходного тока, поскольку именно скорость изменения тока определяет величину выброса на индуктивности. Наиболее близким аналогом предлагаемого изобретения можно считать техническое решение, описанное в патенте RU 2287219 С1 (10.11.2006 г.).

Раскрытие изобретения

Задачей настоящего изобретения является стабилизация параметров микромощных и сенсорных микросхем за счет исключения влияния неосновных носителей (электронов), инжектированных в подложку при возникновении отрицательных выбросов на выходах микросхем, подключенных к индуктивной нагрузке. Технический результат, позволяющий достичь поставленной задачи, состоит в управляемом установлении скорости изменения выходного тока формирователя импульсов напряжения, что, в свою очередь, позволяет уменьшить отрицательные выбросы до безопасного уровня и исключить паразитную инжекцию электронов в подложку.

Согласно изобретению этот технический результат достигается за счет того, что в формирователе импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки (см. чертеж), включающем выходной каскад на комплементарных транзисторах (1) и логический блок управления выходными транзисторами (2), выходной каскад (2) реализован на основе КМОП-транзисторов и разделен на несколько секций, каждая из которых содержит первый (3) и второй элементы задержки сигнала (4), Р-МОП-транзистор (5) и N-МОП-транзистор (6), объединенные стоки которых подключены к выходу формирователя (7), истоки подключены к шинам положительного (8) и отрицательного питания (9), а затворы транзисторов (5) и (6) к выходам первого (3) и второго (4) элементов задержки сигнала соответственно; при объединении секций выходного каскада (1) первый выход (10) логического блока (2) подключается ко входу первого элемента задержки (3) в первой секции, а второй выход (11) ко входу второго элемента задержки (4) в первой секции, далее во второй и последующих секциях вход первого элемента задержки (3) соединяется с выходом первого элемента (3) в предыдущей секции, а вход второго элемента задержки (4) - с выходом второго элемента задержки (4) в предыдущей секции; логический блок управления (2) включает асинхронный D-триггер (12), логический элемент совпадения состояний (13), логические элементы «ИЛИ» (14), «И» (15), причем вход формирователя (16) соединен с информационным входом D-триггера (17), прямой выход (18) которого соединен с первым входом (19) элемента совпадения (13), инверсный выход (20) соединен с первыми входами (21) и (22) элементов «ИЛИ» (14), «И» (4), вход разрешения записи (23) - с выходом элемента совпадения (13), второй вход (24) которого соединен с выходом формирователя (7), второй вход (25) элемента «ИЛИ» (14) подключен к выходу второго элемента задержки (4) в последней секции выходного каскада, а второй вход (26) элемента «И» (15) подключен к выходу первого элемента задержки (3) в последней секции выходного каскада.

Краткое описание чертежей

На фигуре представлена схема формирователя импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки. Выделены логический блок и выходной каскад из n-секций.

Осуществление изобретения

Формирователь импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки (см. чертеж) включает выходной каскад на комплементарных транзисторах (1) и логический блок управления выходными транзисторами (2). Выходной каскад (2) реализован на основе КМОП-транзисторов и разделен на несколько секций, каждая из которых содержит первый (3) и второй элементы задержки сигнала (4), Р-МОП-транзистор (5) и N-МОП-транзистор (6), объединенные стоки которых подключены к выходу формирователя (7), истоки подключены к шинам положительного (8) и отрицательного питания (9), а затворы транзисторов (5) и (6) к выходам первого (3) и второго (4) элементов задержки сигнала соответственно; при объединении секций выходного каскада (1) первый выход (10) логического блока (2) подключается к входу первого элемента задержки (3) в первой секции, а второй выход (11) к входу второго элемента задержки (4) в первой секции, далее во второй и последующих секциях вход первого элемента задержки (3) соединяется с выходом первого элемента (3) в предыдущей секции, а вход второго элемента задержки (4) - с выходом второго элемента задержки (4) в предыдущей секции. Секционирование выходного каскада и последовательное переключение секций с установленной задержкой позволяет контролировать изменение скорости выходного тока формирователя импульсов напряжения. Элементы задержки сигнала (3) и (4) могут быть постоянными, если известна индуктивность нагрузки, или управляемыми, если индуктивность не известна.

Логический блок управления (2) включает асинхронный D-триггер (12), логический элемент совпадения состояний (13), логические элементы «ИЛИ» (14), «И» (15), причем вход формирователя (16) соединен с информационным входом D-триггера (17), прямой выход (18) которого соединен с первым входом (19) элемента совпадения (13), инверсный выход (20) соединен с первыми входами (21) и (22) элементов «ИЛИ» (14), «И» (4), вход разрешения записи (23) - с выходом элемента совпадения (13), второй вход (24) которого соединен с выходом формирователя (7), второй вход (25) элемента «ИЛИ» (14) подключен к выходу второго элемента задержки (4) в последней секции выходного каскада, а второй вход (26) элемента «И» (15) подключен к выходу первого элемента задержки (3) в последней секции выходного каскада. Логический блок обеспечивает отсутствие сквозных токов между источниками питания за счет того, что в любом состоянии закрыты либо все Р-МОП-транзисторы (6), либо все N-МОП-транзисторы (7) в выходном каскаде.

Технический результат достигается путем ограничения амплитуды отрицательных выбросов напряжения на выходе формирователя импульсов при установлении заданной скорости изменения выходного тока формирователя импульсов с использованием секционирования выходного каскада и линии задержки, последовательно переключающей секции. Скорость изменения выходного тока не должна превышать установленную величину dI/dt≤0,4B/Lнагр. Требуемая скорость изменения выходного тока достигается последовательным включением и отключением секций выходных транзисторов с заданным интервалом времени. Интервал времени между включениями (отключениями) секций определяется величиной задержки одной секции выходного транзисторного каскада.

Таким образом элементы задержки сигнала в каждой секции выходного каскада и величина максимального тока переключаемых транзисторов обеспечивает ограничение выбросов напряжения на индуктивной нагрузке величиной в 0,4 В и паразитной инжекции электронов в подложку практически не будет. Для индуктивности проводника 50 нГн или менее скорость изменения тока не превысит 0,8·107 А/с, что соответствует 8 мА/с. Для емкости нагрузки 10 пФ и логического перепада 3 В длительность фронта выходного сигнала не будет превышать 4 нс, что соответствует большинству реальных вариантов применения сенсорных и микромощных микросхем. Все элементы формирователя импульсов напряжения реализованы с использованием типовой промышленной КМОП-технологии. Результаты моделирования подтверждаются измерениями тестовых кристаллов.

Изобретение предназначено для улучшения характеристик сенсорных и микромощных микросхем и позволяет исключить влияние паразитной инжекции электронов в подложку на параметры КМОП-транзисторов.

Формирователь импульсов напряжения с устройством защиты от отрицательных выбросов при подключении индуктивной нагрузки, включающий выходной каскад на комплементарных транзисторах и логический блок управления выходными транзисторами, отличающийся тем, что выходной каскад реализован на основе КМОП-транзисторов и разделен на несколько секций, каждая из которых содержит первый и второй элементы задержки сигнала, р-МОП-транзистор и n-МОП-транзистор, объединенные стоки которых подключены к выходу формирователя, истоки подключены к шинам положительного и отрицательного питания, а затворы транзисторов к выходам первого и второго элементов задержки сигнала соответственно; при объединении секций выходного каскада первый выход логического блока подключается к входу первого элемента задержки в первой секции, а второй выход к входу второго элемента задержки в первой секции, далее во второй и последующих секциях вход первого элемента задержки соединяется с выходом первого элемента в предыдущей секции, а вход второго элемента задержки - с выходом второго элемента задержки в предыдущей секции; логический блок управления включает асинхронный D-триггер, логический элемент совпадения состояний, логические элементы ИЛИ, И, причем вход формирователя соединен с информационным входом D-триггера, прямой выход которого соединен с первым входом элемента совпадения, инверсный выход соединен с первыми входами элементов ИЛИ, И, вход разрешения записи - с выходом элемента совпадения, второй вход которого соединен с выходом формирователя, второй вход элемента ИЛИ подключен к выходу второго элемента задержки в последней секции выходного каскада, а второй вход элемента И подключен к выходу первого элемента задержки в последней секции выходного каскада.



 

Похожие патенты:

Изобретение относится к электронике интегральных микросхем и может быть использовано в составе бортовой радиоэлектронной аппаратуры (БРЭА) для защиты от последствий попадания тяжелых заряженных частиц.

Изобретение относится к микроэлектронике, а также к нано- и микросистемной технике и может быть использовано в интегральных микросхемах с защитой от электрических и/или тепловых перегрузок.

Изобретение относится к управлению работой электронных вентилей, имеющих изолированный затвор, в частности к управлению работой биполярного транзистора с изолированным затвором (БТИЗ).

Изобретение относится к электронике и может быть использовано в составе радиоэлектронной аппаратуры наземного, морского и аэрокосмического базирования. .

Изобретение относится к области электронной техники и может быть использовано в коммутируемых источниках питания с защитой от перегрузки по току. .

Изобретение относится к области электронной техники и может быть использовано для коммутации электромагнитных пускателей, электродвигателей, ламп накаливания и целого ряда других электротехнических устройств, пусковые токи которых в несколько раз превышают по величине их рабочий ток в установившемся режиме.

Изобретение относится к области электронной техники и может быть использовано в коммутационных устройствах с гальванической развязкой с защитой от перегрузки по току и перегрева электронного ключа.

Изобретение относится к защитной схеме для искробезопасных, эксплуатируемых с напряжением допущенного для подземных горных разработок сетевого блока питания электромагнитных исполнительных устройств для включения электрогидравлических клапанов в подземных горных разработках, содержащей подключенную к первому и второму потенциалам сетевого блока питания катушку, которой приданы, по меньшей мере, два выполненных отдельно друг от друга, включенных параллельно катушке электромагнитного исполнительного устройства короткозамыкающих средства для короткого замыкания катушки при реверсировании потенциала напряжения катушки.

Изобретение относится к электротехнике и может быть использовано в источниках питания радиоэлектронных приборов, предназначенных для работы, например, в составе бортовой аппаратуры, радиоэлектронных наземных, морских и аэрокосмических комплексов.

Изобретение относится к преобразовательной технике и может быть использовано в системах управления тиристорами в преобразователях различной мощности

Изобретение относится к электротехнике. Технический результат заключается в разработке формирователя энергии с целью обеспечения мощного импульса тока (напряжения), способного уменьшить коммутационные всплески и резонансные колебания тока (напряжения) в нагрузке, повышении надежности работы ключей и других устройств, физически связанных с данным формирователем энергии, заданного ограничения импульса тока нагрузки. Для этого формирователь содержит импульсные накопители электрической энергии: индуктивность и/или заряженный конденсатор, по меньшей мере один полностью управляемый быстродействующий ключ с параллельной защитной цепью, которая ограничивает напряжение при выключении быстродействующего ключа, последовательно с быстродействующим ключом (ключами) установлен по меньшей мере один блокирующий ключ, который способен блокировать или пропускать ток нагрузки, контроллер, подключенный к цепям управления ключей через соответствующие устройства управления. Защитная цепь быстродействующего ключа (ключей) содержит по меньшей мере один металлооксидный варистор (MOB), образуя импульсный ограничитель тока нагрузки, протекающий либо через быстродействующий ключ, либо через MOB. В цепи тока нагрузки установлен датчик электрического режима и подключен к контроллеру, регулирующему ток нагрузки на низкой или высокой частоте. 1 з.п. ф-лы, 7 ил.

Изобретение относится к электронике интегральных микросхем (ИС) и может быть использовано в составе радиоэлектронной аппаратуры наземного, морского и аэрокосмического базирования. Техническим результатом является повышение помехоустойчивости и надежности работы радиоэлектронной аппаратуры. Устройство содержит датчик тока, транзисторы, конденсаторы, резисторы, диоды, компаратор напряжения, RS-триггер, генератор импульсной последовательности. 1 з.п. ф-лы, 2 ил.

Изобретение относится к силовой электронике. Его использование в импульсных регуляторах и инверторах напряжения позволяет обеспечить значительное снижение динамических потерь в силовых ключах схемы. Резонансный коммутатор содержит первый ключ (1) со встречно-параллельным диодом, второй ключ (2), одним выводом соединенный последовательно с первым ключом (1), конденсатор (3) и дроссель (4), соединенный параллельно второму ключу (2), вывод анода встречно-параллельного диода образует отрицательный силовой вывод (6) резонансного коммутатора. Технический результат достигается благодаря тому, что конденсатор (3) присоединен параллельно второму ключу (2), второй вывод которого образует положительный силовой вывод (5) резонансного коммутатора. 1 з.п. ф-лы, 10 ил.

Изобретение относится к силовой электронике. Его использование в импульсных регуляторах и инверторах напряжения позволяет обеспечить технический результат - значительное снижение динамические потерь в силовых ключах схемы. Резонансный коммутатор содержит первый ключ (1) с первым встречно-параллельным диодом, второй ключ (2), конденсатор (3) и дроссель (4), вывод первого ключа (1), соединенный с анодом первого встречно-параллельного диода, образует отрицательный силовой вывод (6) резонансного коммутатора. Технический результат достигается благодаря тому, что второй ключ (2) снабжен вторым встречно-параллельным диодом и включен последовательно с дросселем (4), соединенным последовательно с первым ключом (1), конденсатор (3) включен параллельно второму ключу (2), вывод которого, соединенный с катодом второго встречно-параллельного диода, образует положительный силовой вывод (5) резонансного коммутатора. 2 н.п. ф-лы, 10 ил. Фиг.1.

Изобретение относится к области электронной техники и может быть использовано в источниках питания с защитой от перегрузки по току без использования датчика тока, преимущественно в системах управления космических аппаратов. Технический результат заключается в снижении массы и габаритов коммутатора напряжения и повышении точности при изменении электронного коммутатора в открытом состоянии в зависимости от температуры. Для этого заявленное устройство содержит электронный коммутатор с МОП структурой, который подает питание в блок нагрузки. Подключенный к общей точке коммутатора и блока нагрузки электронный ключ и последовательно соединенные резистор и терморезистор снижают погрешность формирования уровня срабатывания релейного элемента с гистерезисом, который управляют с помощью первого и второго элементов И включением и выключением питания блока нагрузки. При наличии перегрузки по току осуществляется отключение питания от блока нагрузки. 1 ил.

Изобретение относится к области электронной техники и может быть использовано в источниках питания с защитой от перегрузки по току без использования датчика тока, преимущественно в системах управления космических аппаратов. Технический результат заключается в снижении массы и габаритов коммутатора напряжения и повышении точности при изменении сопротивления электронного коммутатора в открытом состоянии в зависимости от температуры. Для этого заявленное устройство содержит электронный коммутатор с МОП структурой, который подает питание в блок нагрузки. Последовательно соединенные источник опорного напряжения, второй электронный ключ, резистор и терморезистор обеспечивают срабатывание релейного элемента с гистерезисом, практически независимым от температуры. Подключенный к общей точке коммутатора и блока нагрузки электронный ключ, выход которого соединен с входом сумматора, позволяют исключить из схемы датчик тока, который требует значительного отвода тепла. При наличии перегрузки по току осуществляется отключение питания от блока нагрузки. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в увеличении реактивного импеданса устройства защиты на высоких частотах. Устройство защиты выводов микросхемы от электростатических разрядов, включающее ключевые n-канальный и р-канальный транзисторы, управляющие n-канальный и р-канальный транзисторы, два нагрузочных резистора, входную шину, шину питания и шину земли, причем в него введены первый и второй дополнительные индукторы, причем сток р-канального ключевого транзистора и исток р-канального управляющего транзистора соединены с первым выводом первого индуктора, второй вывод которого соединен с входной шиной, а также сток n-канального ключевого транзистора и исток n-канального управляющего транзистора соединены с первым выводом второго индуктора, второй вывод которого также соединен с входной шиной. 3 ил.

Использование: в области электротехники. Технический результат - уменьшение энергопотребления. Схема энергоснабжения, соединенная сетевой линией с положительным потенциалом и GND-потенциалом блока питания, содержит катушку, подключенную первым выводом к положительному потенциалу, и вторым выводом - к GND-потенциалу, полупроводниковый переключатель, включенный между катушкой и GND-потенциалом, полупроводниковый переключатель, включенный между положительным потенциалом и катушкой, диод, включенный между вторым выводом катушки и положительным потенциалом в прямом направлении, и диод, включенный между GND-потенциалом и первым выводом катушки в прямом направлении. Аккумулятор, заряжаемый энергией сетевого блока питания по меньшей мере в одной фазе технологического процесса, имеет возможность зарядки накопленной в катушке энергией по меньшей мере в одной из фаз технологического процесса с последующим снабжением данной рекуперированной энергией катушки. Микроконтроллер активирует полупроводниковые переключатели в зависимости от параметров отслеженного детектирующей схемой сигнала, при достижении током на катушке порогового значения выключает полупроводниковые переключатели, что приводит к протеканию тока по рекуперирующему контуру, а при снижении тока до минимально допустимого, включает их, что приводит к использованию катушкой рекуперированной энергии. 2 з.п. ф-лы, 3 ил.

Изобретение относится к области формирования выходных сигналов высокочастотных КМОП микросхем и защиты выходов от электростатических разрядов. Техническим результатом является повышение быстродействия формирователя импульсов. Формирователь содержит выходной каскад на основе комплементарных выходных транзисторов и логических элементов 3ИЛИ/НЕ, 3И/НЕ. Устройство защиты содержит два комплементарных ключевых транзистора, два комплементарных управляющих транзистора и два нагрузочных резистора. В рабочем режиме ключевые транзисторы закрыты, а выходные транзисторы включаются поочередно в соответствии с уровнем входного сигнала. В режиме возникновения электростатического разряда оба ключевых транзистора и оба выходных транзистора открыты. Это позволяет уменьшить размеры ключевых транзисторов и паразитную электрическую емкость выходной шины. 1 ил.
Наверх